System Verilog 驗證:測試平臺編寫指南, 3/e (SystemVerilog for Verification: A Guide to Learning the Testbench Language Features, 3/e)
張春 張春 譯
- 出版商: 科學出版
- 出版日期: 2023-01-01
- 售價: $588
- 貴賓價: 9.5 折 $559
- 語言: 簡體中文
- 頁數: 410
- 裝訂: 平裝
- ISBN: 7030727460
- ISBN-13: 9787030727466
-
相關分類:
Verilog
- 此書翻譯自: SystemVerilog for Verification: A Guide to Learning the Testbench Language Features, 3/e (Paperback)
立即出貨
買這商品的人也買了...
-
$480$432 -
$580$452 -
$594$564 -
$550$523 -
$780$741 -
$834$792 -
$594$564 -
$414$393 -
$708$673 -
$540$486 -
$474$450 -
$534$507 -
$659$626 -
$380$300 -
$414$393 -
$654$621 -
$810$770 -
$654$621 -
$479$455 -
$414$393 -
$714$678 -
$454CPU 眼裡的 C/C++
-
$594$564 -
$599$569 -
$479$455
相關主題
商品描述
本書講解了System Verilog Testbench強大的驗證功能,清楚地解釋了面向對象編程、約束隨機測試和功能覆蓋的概念。本書涵蓋System Verilog所有驗證結構,如類、程式塊、隨機化和功能覆蓋等,並通過超過500個代碼示例和詳細解釋,說明瞭學習多態性、回調和工廠模式等概念的內部工作原理。此外,本書提供了數百條指導原則,為全職驗證工程師和學習這一技能的讀者提供幫助,讓讀者可以更高效地使用這種語言,並解釋了常見的編碼錯誤,以便讀者可以避免這些陷阱。