Verilog HDL 數字系統設計原理與實踐 Verilog HDL数字系统设计原理与实践

王建民

  • 出版商: 機械工業
  • 出版日期: 2018-05-28
  • 售價: $359
  • 貴賓價: 9.5$341
  • 語言: 簡體中文
  • 頁數: 350
  • 裝訂: 平裝
  • ISBN: 7111595823
  • ISBN-13: 9787111595823
  • 相關分類: Verilog

立即出貨 (庫存 < 4)

買這商品的人也買了...

相關主題

商品描述

《Verilog HDL數字系統設計原理與實踐》從應用角度出發,詳細介紹了利用硬件描述語言進行數字電路設計的基本原理、基本概念和設計方法,包括VerilogHDL語法基礎、組合邏輯電路、規則時序邏輯電路、有限狀態機及數據通道設計,靜態時序分析及跨時鐘域數據傳輸的基本概念、設計方法及應用。全書通過大量、完整、規範的設計實例演示各類數字電路的設計過程和描述方法。每章配有習題,以指導讀者深入地進行學習。本書既可以作為電子科學與技術、集成電路設計相關專業本科、研究生數字集成電路前端設計教材,也可作為電子信息、電氣工程和自動化相關專業FPGA應用設計課程教材使用。