AI加速器架構設計與實現圖書

本書內容主要分三部分：
神經網絡的分析、神經網絡加速器的設計及具體實現技術。
通過閱讀本書，讀者可以深入了解主流的神經網絡結構，掌握如何從零開始設計一個能用、好用的產品級加速器。
第1章介紹了目前主流圖像處理領域神經網絡的結構，
提取出各個網絡的基本塊、網絡算子及其參數量和運算量，闡述了加速器的編程模型和硬件架構分類。
第2、3章分別討論了加速器運算子系統和存儲子系統的設計，
並對NVDLA、TPU、GPU實現卷積運算的過程進行了詳細的推演，以便讀者對加速器架構設計有初步的了解。
第4～6章用大量篇幅討論了加速器設計中可能遇到的問題及解決方法。
第7章對加速器進行盤點，展望了神經網絡加速器的未來，希望對讀者有所啟發。

前言
第1章卷積神經網絡1
1.1 神經網絡的結構2
1.2 GCN 4
1.3 網絡的基本塊7
1.4 網絡的算子17
1.5 網絡參數量與運算量29
1.6 加速器編程模型31
1.7 硬件加速器架構分類33
第2章運算子系統的設計35
2.1 數據流設計35
2.2 算力與帶寬38
2.2.1 算力與輸入帶寬38
2.2.2 算力與輸出帶寬41
2.3 卷積乘法陣列43
2.3.1 Conv算法詳解43
2.3.2 NVDLA的乘法陣列47
2.3.3 TPU的乘法陣列59
2.3.4 GPU的乘法陣列66
2.3.5 華為DaVinci的乘法陣列74
2.4 卷積運算順序的選擇80
2.5 池化模塊的設計81
第3章存儲子系統的設計86
3.1 存儲子系統概述86
3.1.1 存儲子系統的組成86
3.1.2 內部緩存的設計89
3.2 數據格式的定義97
3.2.1 特徵圖的格式98
3.2.2 權重的格式100
第4章架構優化技術106
4.1 運算精度的選擇106
4.1.1 dynamic fixed point類型109
4.1.2 bfloat16類型110
4.2 硬件資源的複用111
4.2.1 FC 112
4.2.2 de-Conv 115
4.2.3 dilate Conv 123
4.2.4 group Conv 123
4.2.5 3D Conv 127
4.2.6 TC Conv 130
4.2.7 3D Pool 132
4.2.8 Up Sample Pooling 136
4.2.9 多個加速器的級聯136
4.3 Winograd算法和FFT算法138
4.3.1 Winograd算法解析138
4.3.2 FFT算法解析148
4.4 除法變乘法150
4.5 LUT的使用150
4.6 宏塊並行技術155
4.7 減少軟件配置時間156
4.8 軟件優化技術157
4.9 一些激進的優化技術158
第5章安全與防護160
5.1 安全技術160
5.2 安全性評估162
5.3 防護163
第6章神經網絡加速器的實現165
6.1 乘法器的設計165
6.1.1 整型乘法器的設計166
6.1.2 浮點運算器的設計171
6.2 數字電路常見基本塊的設計184
6.3 時序優化203
6.4 低功耗設計207
第7章盤點與展望211
7.1 AI加速器盤點211
7.2 Training加速器211
7.3 展望218
後記220