ESD設計與綜合

劉志偉 劉繼芝 雷鑑銘 鄒雪城 劉俊傑

ESD設計與綜合

商品描述

本書是Steven H. Voldman博士所著的ESD: Design and Synthesis的中文翻譯版。本書的目的在於教會讀者半導體芯片上ESD設計的“藝術”。全書的線索按照如下順序：版圖布局、結構、電源軌及電源軌的ESD網絡、ESD信號引腳解決方案、保護環還有一大批實現的實例。這條線索同其他已公開的大部分相關資料不同，但卻更貼近實際團隊在實現ESD設計過程中所采用的方法。除此之外，本書還介紹了當下處於熱議的許多結構和概念。同時還展示了如DRAM、SRAM、圖像處理芯片、微處理器、混合電壓到混合信號應用，以及版圖布局等實例。最後，本書還介紹了其他資料中尚未討論過的話題，包括電源總線結構、保護環、版圖布局。 本書適合需要學習和參考ESD相關設計的工程師，或需要學習ESD相關知識的微電子學和集成電路設計等專業高年級本科生和研究生閱讀。

作者簡介

史蒂文·H.沃爾德曼 IEEE會員，畢業於麻省理工學院(MIT)。沃爾德曼博士在舊M從事半導體開發工作有25年時間。他擁有259件美國發明專利，並撰寫了至少150篇技術文章。在舊M，沃爾德曼博士獲得了67次發明成就獎。他是被授予lBM大師級發明家和lBM頂級發明人稱號的人員之一。沃爾德曼博士還是專利訴訟中的專家證人，並成立了一家從事商業支持專利、專利撰寫和專利訴訟咨詢的有限責任公司。沃爾德曼博士在馬來西亞、斯裏蘭卡、塞內加爾、斯威士蘭和美國提供發明、創新和專利方面的導師輔導和短期課程，他還為高校員工和國際學生提供課程及互動。

目錄大綱

出版說明
作者簡介
譯者序
原書前言
原書致謝
第1章 ESD設計綜合
1.1 ESD設計綜合與系統結構流程
1.1.1 自頂向下的ESD設計
1.1.2 自底向上的ESD設計
1.1.3 自頂向下的ESD設計—存儲器芯片
1.1.4 自頂向下的ESD設計—ASIC設計系統
1.2 ESD設計—信號通路和備用電流通路
1.3 ESD電路和原理圖結構思想
1.3.1 理想的ESD網絡和直流電流-電壓設計窗口
1.3.2 ESD設計窗口
1.3.3 頻域設計窗口下的理想ESD網絡
1.4 半導體芯片和ESD設計方案的映射
1.4.1 半導體制造商之間的映射
1.4.2 ESD設計在不同工藝之間的映射
1.4.3 從雙極工藝向CMOS工藝的映射
1.4.4 從數字CMOS工藝向數模混合CMOS工藝的映射
1.4.5 從體矽CMOS工藝向絕緣襯底上的矽（SOI）工藝的映射
1.4.6 ESD設計—由CMOS向RF CMOS工藝的映射
1.5 ESD芯片結構和ESD測試標準
1.6 ESD測試
1.6.1 ESD質量鑒定測試
1.6.2 ESD測試模型
1.6.3 ESD特性測試
1.6.4 TLP測試
1.7 ESD芯片結構和ESD備用電流通路
1.7.1 ESD電路、I/O和核心
1.7.2 ESD信號引腳電路
1.7.3 ESD電源鉗位網絡
1.7.4 ESD軌間電路
1.7.5 ESD設計和噪聲
1.7.6 內部信號通路的ESD網絡
1.7.7 跨區域ESD網絡
1.8 ESD網絡、順序和芯片結構
1.9 ESD設計綜合—無閂鎖的ESD網絡
1.10 ESD設計思想—器件之間的緩沖
1.11 ESD設計思想—器件之間的鎮流
1.12 ESD設計思想—器件內部的鎮流
1.13 ESD設計思想—分布式負載技術
1.14 ESD設計思想—虛設電路
1.15 ESD設計思想—電源去耦
1.16 ESD設計思想—反饋環去耦
1.17 ESD版圖和布局相關的思想
1.17.1 設計對稱
1.17.2 設計分段
1.17.3 ESD設計思想—利用空白空間
1.17.4 ESD設計綜合—跨芯片線寬偏差（ACLV）
1.17.5 ESD設計思想—虛設圖形
1.17.6 ESD設計思想—虛設掩膜
1.17.7 ESD設計思想—鄰接
1.18 ESD設計思想—模擬電路技術
1.19 ESD設計思想—引線鍵合
1.20 設計規則
1.20.1 ESD設計規則檢查（DRC）
1.20.2 ESD版圖和原理圖（LVS）
1.20.3 電學電阻檢查（ERC）
1.21 總結和結束語
習題
參考文獻
第2章 ESD架構和平面布局
2.1 ESD平面布局設計
2.2 外圍I/O設計
2.2.1 焊盤限制的外圍I/O設計結構
2.2.2 焊盤限制的外圍I/O設計結構—交錯I/O
2.2.3 核心電路限制的外圍I/O設計結構
2.3 在外圍I/O設計結構中集成ESD電源鉗位單元
2.3.1 外圍I/O設計結構中在半導體芯片拐角處集成ESD電源鉗位單元
2.3.2 在外圍I/O設計結構中集成ESD電源鉗位單元—電源焊盤
2.4 在外圍I/O設計結構中集成ESD電源鉗位單元—主/從ESD電源鉗位單元系統
2.5 陣列I/O
2.5.1 陣列I/O—片外驅動模塊
2.5.2 陣列I/O四位組結構
2.5.3 陣列I/O成對結構
2.5.4 陣列I/O—全分布式
2.6 ESD架構—虛設總線結構
2.6.1 ESD架構—虛設VDD總線
2.6.2 ESD架構—虛設接地（VSS）總線
2.7 本地電壓電源供給結構
2.8 混合電壓結構
2.8.1 混合電壓結構—單電源供給
2.8.2 混合電壓結構—雙電源供給
2.9 混合信號結構
2.9.1 混合信號結構—二極管
2.9.2 混合信號結構—CMOS
2.10 混合系統結構—數字和模擬CMOS
2.10.1 數字和模擬CMOS結構
2.10.2 數字和模擬平面布局—模擬電路布局
2.11 混合信號結構—數字、模擬和RF結構
2.12 總結和結束語
習題
參考文獻
第3章 ESD電源網絡設計
3.1 ESD電源網絡
3.1.1 ESD電源網絡—ESD設計關鍵參數
3.1.2 ESD和備用通路—ESD電源網絡電阻的作用
3.2 半導體芯片阻抗
3.3 互連失效和動態導通電阻
3.3.1 互連動態導通電阻
3.3.2 鈦/鋁/鈦互連失效
3.3.3 銅互連失效
3.3.4 互連材料的熔點
3.4 互連連線和通孔指南
3.4.1 針對人體模型（HBM）ESD事件的互連連線和通孔指南
3.4.2 針對機器模型（MM）ESD事件的互連連線和通孔指南
3.4.3 針對充電設備模型（CDM）ESD事件的互連連線和通孔指南
3.4.4 針對人體金屬模型（HMM）和IEC 61000-4-2 ESD事件的互連連線和通孔指南
3.4.5 連線和通孔的ESD指標
3.5 ESD電源網絡電阻
3.5.1 電源網絡設計—ESD電源網絡輸入電阻
3.5.2 ESD輸入到電源網絡連接—沿ESD總線的電阻
3.5.3 電源網絡設計—ESD電源鉗位到電源網絡電阻評估
3.5.4 電源網絡設計—電阻評估
3.5.5 電源網絡設計分布表示
3.6 電源網絡版圖設計
3.6.1 電源網絡設計—電源網絡的開槽
3.6.2 電源網絡設計—電源網絡的分割
3.

類似商品