信號完整性 — 深入理解高速數字電路設計
高曉宇
- 出版商: 清華大學
- 出版日期: 2020-11-01
- 售價: $534
- 貴賓價: 9.5 折 $507
- 語言: 簡體中文
- 頁數: 368
- 裝訂: 平裝
- ISBN: 7302558280
- ISBN-13: 9787302558286
-
相關分類:
電子學 Eletronics、電機學 Electric-machinery、電路學 Electric-circuits
立即出貨
買這商品的人也買了...
-
$354$336 -
$250接地與遮罩技術 — 電路與干擾, 5/e (Grounding and Shielding: Circuits and Interference, 5/e)
-
$594$564 -
$720$706 -
$4,560Signal and Power Integrity - Simplified, 3/e (Hardcover)
-
$294深入淺出 SSD:固態存儲核心技術、原理與實戰
-
$750$675 -
$658信號完整性與電源完整性分析, 3/e (Signal and Power Integrity - Simplified, 3/e)
-
$1,134PDN 設計之電源完整性:高速數字產品的魯棒和高效設計 (Principles of Power Integrity for PDN Design--Simplified: Robust and Cost Effective Design for High Speed Digital Products)
-
$680$646 -
$474$450 -
$454模擬電路分析與設計, 3/e
-
$403電力電子 PSIM 模擬與應用
-
$454Cadence 高速 PCB 設計
-
$507開關電源實例電路測試分析與設計, 2/e
-
$594$564 -
$755Cadence Allegro 17.4 電子設計速成實戰寶典
-
$654$621 -
$414$393 -
$419$398 -
$653車規級芯片技術
-
$894$849 -
$551Cadence高速電路板設計與模擬(第7版)——信號與電源完整性分析
-
$594$564 -
$713電子工程師必備 九大系統電路識圖寶典 第3版
相關主題
商品描述
本書基於作者近二十年從事“信號完整性”理論研究和工程設計實踐的經驗積累寫作而成,
闡述從事高速數字電路設計所必需的“信號完整性”基礎理論和設計知識,
包括相關的基本概念、問題成因、理解分析方法、設計應對措施、技術演進歷程等。
本書運用盡可能淺近、直白、易懂的語言講解較為深奧、復雜的技術問題。
沒有任何復雜、冗長的的數學推導過程,依靠深入淺出的談話式講述文字和形象、直接的圖表來分析問題。
目錄大綱
第1章信號完整性的由來
1.1引言
1.2邏輯波形和實際波形
1.3頻率提升帶來的改變
1.4信號完整性問題的本質起因
第2章信號與連接
2.1電路實現的實質內容
2.2連接對信號波形的影響
2.3信號的傳輸過程
第3章傳輸線與阻抗
3.1傳輸線的構成
3.2傳輸線阻抗
第4章反射
4.1反射發生的原理
4.2末端端接
4.3反射導致的波形變化
第5章傳輸線建模與設計
5.1傳輸線模型
5.2電感
5.3傳輸線上的電感
5.4均勻傳輸線
5.550Ω的來歷
5.6阻抗與印製電路板疊層
第6章信號電流
6.1表層信號的迴流路徑
6.2內層信號的迴流路徑
6.3阻抗與信號電流
6.4信號電流與傳輸線阻抗的主次考量
6.5信號電流的路徑選擇性
6.6信號電流的“變化”本質
第7章分佈式系統
7.1分佈式系統的內涵
7.2傳輸線的“長短”
7.3源端端接
第8章數字集成電路
8.1外觀和內貌
8.2MOS晶體管
8.3CMOS反相器
8.4IV特性曲線
8.5動態特性
8.6從10μm到10nm
第9章模擬與模型
9.1模擬
9.2SPICE模型
9.3IBIS模型的源起
9.4Buffer的含義
9.5IBIS模型詳解——輸出Buffer
9.6IBIS模型詳解——輸入Buffer
9.7IBIS模型詳解——其他Buffer類型
第10章時延與時序
10.1時延對時序的影響
10.2信號的傳輸速度
10.3時鐘的不同供給方式
第11章電源完整性
11.1電源完整性問題一
11.2電源完整性問題二
11.3旁路電容
第12章高速串行接口
12.1技術演進之路
12.2從單端到差分
12.3LVDS收發電路
12.4差分信號的傳輸線阻抗
12.5SerDes
12.6眼圖
12.7損耗
參考文獻