數字邏輯電路實驗與實踐

目錄

第1章集成電路基礎

1.1集成電路發展概述

1.2集成電路封裝

1.3集成電路設計方法

1.3.1中小規模集成電路的設計方法

1.3.2電子設計自動化技術

1.3.3用戶現場可編程技術

第2章FPGA技術簡介

2.1FPGA概況

2.2FPGA的基本結構

2.2.1邏輯門陣列

2.2.2可配置邏輯模塊

2.2.3可編程輸入/輸出邏輯模塊

2.2.4布線資源

2.2.5時鐘網絡

2.3FPGA採用的可編程技術

2.3.1反熔絲技術

2.3.2可擦編程只讀存儲器技術

2.3.3快閃內存技術

2.3.4靜態隨機存儲器技術

2.4FPGA基本邏輯單元介紹

2.4.1靜態CMOS反相器

2.4.2D觸發器

2.4.3靜態隨機存儲器

2.4.4查找表的邏輯實現 

2.5FPGA開發軟件和設計流程

第3章Quartus Prime 17.1軟件的使用

3.1Quartus Prime 17.1軟件簡介

3.2Quartus Prime 17.1軟件的操作

3.2.1新建工程項目

3.2.2輸入設計文件

3.2.3設計文件分析與綜合

3.2.4分配引腳與編譯

3.2.5下載與測試

3.3修改FPGA芯片配置

3.4基於IP核創建鎖相環（PLL）模塊

3.5嵌入式邏輯分析儀的使用

3.6ModelSim模擬軟件的使用

3.7大學計劃VMF模擬

第4章數字邏輯電路基礎實驗

4.1數字邏輯電路實驗操作基本要求

4.2數字邏輯電路實驗基礎知識

4.2.1數字信號

4.2.2常用數制和8421BCD編碼

4.2.3數字信號輸入方式

4.2.4邏輯門和邏輯模塊

4.2.5邏輯函數表達式

4.2.6數字邏輯電路分析

4.2.7數字邏輯電路設計

4.2.8數字邏輯電路調試與測試方法

4.3數字邏輯電路基礎實驗項目

4.3.1基礎實驗一： 門電路和組合邏輯電路分析及測試

4.3.2基礎實驗二： 解碼器和數據選擇器邏輯功能測試

4.3.3基礎實驗三： 編碼器與數值比較器邏輯功能測試

4.3.4基礎實驗四： 靜態顯示電路分析及綜合測試

4.3.5基礎實驗五： 實用分頻器設計及測試

4.3.6基礎實驗六： 觸發器邏輯功能測試及應用

4.3.7基礎實驗七： 簡單時序電路分析與設計及測試

4.3.8基礎實驗八： 集成計數器基本功能及分頻應用測試

4.3.9基礎實驗九： 動態顯示電路綜合設計及應用測試

4.3.10基礎實驗十： 任意進制計數器設計及綜合測試

4.3.11基礎實驗十一： 任意進制減法計數器設計及測試

4.3.12基礎實驗十二： 基於狀態機的時序邏輯電路設計及測試

4.3.13基礎實驗十三： 移位寄存器電路分析及綜合測試

4.3.14基礎實驗十四： 555時基電路綜合測試

4.3.15基礎實驗十五： ROM功能測試實驗

4.3.16基礎實驗十六： RAM功能測試實驗

4.3.17基礎實驗十七： 數字鎖相環（PLL）功能測試實驗

第5章數字邏輯電路綜合實踐

5.1數字邏輯電路綜合實踐設計概述

5.2綜合實踐項目的模塊化設計

5.2.1綜合實踐項目的模塊化設計概述

5.2.2綜合實踐項目的工程規範性

5.2.3綜合實踐項目的通用模塊

5.2.4模塊電路設計、調試與接口製作

5.3數字邏輯電路綜合實踐項目

5.3.1綜合實踐項目一： 簡易數字電子鐘設計及綜合測試

5.3.2綜合實踐項目二： 流水燈設計及綜合測試

5.3.3綜合實踐項目三： 簡易電子琴設計及綜合測試

5.3.4綜合實踐項目四： 音樂彩燈設計及綜合測試

5.3.5綜合實踐項目五： 簡易搶答器設計及綜合測試

5.3.6綜合實踐項目六： 智能交通燈設計及綜合測試

5.3.7綜合實踐項目七： 智能售貨機控制電路設計及綜合測試

5.3.8綜合實踐項目八： 電梯控制電路設計及綜合測試

5.3.9綜合實踐項目九： 簡易直流電動機控制電路設計及綜合測試

5.3.10綜合實踐項目十： 步進電動機控制電路設計及綜合測試

5.3.11綜合實踐項目十一： 民航機場客流量統計電路設計及綜合測試

5.3.12綜合實踐項目十二： 模擬飛機照明燈控制電路設計及綜合測試

第6章Verilog HDL語法簡介與應用案例

6.1HDL硬件描述語言介紹

6.2Verilog HDL語法簡介

6.2.1邏輯值

6.2.2Verilog數據類型、常量與變量

6.2.3關鍵字

6.2.4標識符

6.2.5運算符

6.2.6Verilog程序框架

6.3Verilog HDL應用案例

6.3.1編程案例一： 按鍵控制下LED點亮實驗

6.3.2編程案例二： 一位全加器實驗

6.3.3編程案例三： 數據選擇器實驗

6.3.4編程案例四： 解碼器實驗

6.3.5編程案例五： D觸發器實驗

6.3.6編程案例六： 按鍵消抖實驗

6.3.7編程案例七： 十進制計數器實驗

6.3.8編程案例八： 分頻器設計實驗

6.3.9編程案例九： 數碼管動態顯示實驗

6.3.10編程案例十： 簡易電子琴設計

6.3.11編程案例十一： 自動音樂播放器

6.3.12編程案例十二： 跑馬燈控制設計

6.3.13編程案例十三： 簡易搶答器控制設計

6.3.14編程案例十四： 簡易數字電子鐘設計

6.3.15編程案例十五： 交通燈控制器

6.3.16編程案例十六： 直接數字頻率合成器

6.3.17編程案例十七： 高速A/D數據採集測試

6.3.18編程案例十八： FIR數字濾波器

第7章實驗中的常見問題及解決方法

7.1軟件操作常見問題及解決方法

7.1.1軟件窗口界面設置問題

7.1.2模塊中字體顯示嚴重重疊

7.2新建工程相關問題及解決方法

7.2.1新建工程路徑中出現亂碼

7.2.2無法打開設計實例

7.2.3編譯等快捷圖標為灰色，無法操作

7.2.4區分文件類型

7.3綜合編譯相關報錯及解決方法

7.3.1一般通用方法

7.3.2原理圖文件設計中的常見編譯錯誤

7.3.3狀態機文件設計中的常見編譯錯誤

7.3.4Verilog HDL文件設計中的常見編譯錯誤

7.4模擬調試與測試相關問題及解決方法

7.4.1ModelSim聯合模擬

7.4.2模擬文件路徑問題

7.4.3未全編譯導致無法時序模擬

7.5引腳綁定相關問題及解決方法

7.5.1彈窗提示引腳分配不成功

7.5.2誤關引腳分配列表

7.6程序下載相關問題及解決方法

7.6.1測試程序無法下載到實驗板上

7.6.2設計文件下載到實驗板後實驗現象與預期不符

7.7SignalTap Ⅱ波形測量相關問題及解決方法

7.7.1SignalTap Ⅱ無法識別下載器和實驗板芯片

7.7.2Matching Nodes列表中無法找到全部待測節點

7.7.3部分測試節點無波形或波形不正確

參考文獻

附錄AQuartus Prime常用模塊

附錄BQuartus Prime常用文件擴展名