邏輯與計算機設計基礎（原書第5版·中文導讀版）

"M.莫裏斯·馬諾(M. Morris Mano)，加利福尼亞州立大學洛杉磯分校計算機工程系的榮譽退休教授，深耕該領域教學與研究多年，學術成果豐碩。出版了《邏輯與計算機設計基礎》《數字設計》《計算機系統結構》等多部暢銷教材，多部作品被翻譯為多國語言，歷經多版修訂仍廣受歡迎。查爾斯·R.凱姆(Charles R. Kime)，任職於威斯康星大學麥迪遜分校，長期深耕計算機邏輯設計等相關領域的教學與研究工作，學術積澱深厚、成果豐碩。湯姆·馬丁(Tom Martin)，任職於弗吉尼亞理工大學，長期投身電氣與計算機工程領域的教學、研究及教材編寫工作，學術功底紮實、行業經驗豐富。"

目錄

Chapter 1

DIGITAL SYSTEMS AND INFORMATION2

11Information Representation 3

The Digital Computer5

Beyond the Computer6

More on the Generic Computer9

12Abstraction Layers in Computer

Systems Design11

13Number Systems14

Binary Numbers16

Octal and Hexadecimal Numbers17

Number Ranges19

14Arithmetic Operations 19

15Decimal Codes24

16Alphanumeric Codes25

ASCII Character Code25

Parity Bit28  

17Gray Codes29

18Chapter Summary31

References32

Chapter 2

COMBINATIONAL LOGIC CIRCUITS34

21Binary Logic and Gates35

Binary Logic35

Logic Gates37

HDL Representations of Gates41

22Boolean Algebra42

Basic Identities of Boolean Algebra46

Algebraic Manipulation48

Complement of a Function51

23Standard Forms52

Minterms and Maxterms52

Sum of Products56

Product of Sums57

24TwoLevel Circuit Optimization58

Cost Criteria58

Map Structures60

TwoVariable Maps62

ThreeVariable Maps64

25Map Manipulation68

Essential Prime Implicants68

Nonessential Prime Implicants70

ProductofSums Optimization71

DontCare Conditions72

26ExclusiveOr Operator and Gates75

27Gate Propagation Delay77

28HDLs Overview79

29HDL Representations—VHDL83

210HDL Representations—Verilog91

211Chapter Summary98

References99

Chapter 3

COMBINATIONAL LOGIC DESIGN 101

31Beginning Hierarchical Design102

32Technology Mapping106

33Combinational Functional Blocks110

34Rudimentary Logic Functions110

ValueFixing,Transferring, and Inverting111

MultipleBit Functions 111

Enabling114

35Decoding116

Decoder and Enabling Combinations120

DecoderBased Combinational Circuits123

36Encoding125

Priority Encoder 126

Encoder Expansion127

37Selecting128

Multiplexers 128

MultiplexerBased Combinational Circuits138

38Iterative Combinational Circuits143

39Binary Adders145

Half Adder145

Full Adder146

Binary Ripple Carry Adder147

310Binary Subtraction149

Complements 150

Subtraction Using 2s Complement152

311Binary AdderSubtractors153

Signed Binary Numbers154

Signed Binary Addition and Subtraction156

Overflow  158

HDL Models of Adders  160

Behavioral Description 162 

312Other Arithmetic Functions  165

Contraction  166

Incrementing  167

Decrementing  168

Multiplication by Constants  168

Division by Constants  170

Zero Fill and Extension  170

313Chapter Summary  171

References  171

Chapter 4

SEQUENTIAL CIRCUITS 173

41Sequential Circuit Definitions174

42Latches  177

SR and    Latches  177

D Latch  180

43FlipFlops  180

EdgeTriggered FlipFlop182

Standard Graphics Symbols183

Direct Inputs  185

44Sequential Circuit Analysis186

Input Equations  186

State Table  187

State Diagram  189

Sequential Circuit Simulation192

45Sequential Circuit Design194

Design Procedure  194

Finding State Diagrams and

State Tables  195

State Assignment  202

Designing with D FlipFlops  203

Designing with Unused States  206

Verification  208

46StateMachine Diagrams and

Applications  210

StateMachine Diagram Model  212

Constraints on Input Conditions  214

Design Applications Using State

Machine Diagrams216

47HDL Representation for Sequential

Circuits—VHDL224

48HDL Representation for Sequential

Circuits—Verilog233

49FlipFlop Timing  242

410Sequential Circuit Timing  243

411Asynchronous Interactions  246

412Synchronization and Metastability  247

413Synchronous Circuit Pitfalls  253

414Chapter Summary  254

References  255

Chapter 5

DIGITAL HARDWARE

IMPLEMENTATION 258

51The Design Space 258

Integrated Circuits  258

CMOS Circuit Technology  259

Technology Parameters  265

52Programmable Implementation

Technologies267

ReadOnly Memory  269

Programmable Logic Array  271

Programmable Array Logic Devices  274

Field Programmable Gate Array  276

53Chapter Summary  281

References  281

Chapter 6

REGISTERS AND REGISTER

TRANSFERS 283

61Registers and Load Enable 284

62Register Transfers  287

63Register Transfer Operations  289

64Register Transfers in VHDL and Verilog 291

65Microoperations  292

Arithmetic Microoperations  293

Logic Microoperations  295

Shift Microoperations297

66Microoperations on a Single Register297

MultiplexerBased Transfers  298

Shift Registers  300

Ripple Counter  305

Synchronous Binary Counters  307

Other Counters  311

67RegisterCell Design  314

68Multiplexer and BusBased Transfers

for Multiple Registers  319

HighImpedance Outputs  321

ThreeState Bus  323

69Serial Transfer and Microoperations324

610Control of Register Transfers  327

611HDL Representation for Shift

Registers and Counters—VHDL344

612HDL Representation for Shift

Registers and Counters—Verilog346

613Microprogrammed Control  348

614Chapter Summary  350

References  351

Chapter 7

MEMORY BASICS353

71Memory Definitions  353

72RandomAccess Memory  354

Write and Read Operations  356

Timing Waveforms  357

Properties of Memory  359

73SRAM Integrated Circuits  359

74Array of SRAM ICs  365

75DRAM ICs  368

DRAM Cell  369

DRAM Bit Slice  370

76DRAM Types  374

Synchronous DRAM (SDRAM)  376

DoubleDataRate SDRAM

(DDR SDRAM) 378

RAMBUS DRAM (RDRAM)379

77Arrays of Dynamic RAM ICs380

78Chapter Summary  380

References  381

Chapter 8

COMPUTER DESIGN BASICS 383

81Introduction  384

82Datapaths  384

83The Arithmetic/Logic Unit387

Arithmetic Circuit  387

Logic Circuit  390

Arithmetic/Logic Unit  392

84The Shifter  393

85Datapath Representation  395

86The Control Word  397

87A Simple Computer Architecture403

Instruction Set Architecture403

Storage Resources  404

Instruction Formats  405

Instruction Specifications  407

88SingleCycle Hardwired Control410

Instruction Decoder  411

Sample Instructions and Program413

SingleCycle Computer Issues416

89MultipleCycle Hardwired Control417

810Chapter Summary  426

References 428

Chapter 9

INSTRUCTION SET ARCHITECTURE 430

91Computer Architecture Concepts 430

Basic Computer Operation Cycle432

Register Set  432

92Operand Addressing  433

ThreeAddress Instructions434

TwoAddress Instructions  434

OneAddress Instructions  435

ZeroAddress Instructions  435

Addressing Architectures  436

93Addressing Modes  439

Implied Mode  440

Immediate Mode  440

Register and RegisterIndirect Modes441

Direct Addressing Mode  441

Indirect Addressing Mode  442

Relative Addressing Mode  443

Indexed Addressing Mode  444

Summary of Addressing Modes445

94Instruction Set Architectures  446

95DataTransfer Instructions  447

Stack Instructions  447

Independent versus Memory

Mapped I/O449

96DataManipulation Instructions450

Arithmetic Instructions  450

Logical and BitManipulation Instructions451

Shift Instructions  453

97FloatingPoint Computations454

Arithmetic Operations  455

Biased Exponent  456

Standard Operand Format  457

98Program Control Instructions459

Conditional Branch Instructions460

Procedure Call and Return Instructions462

99Program Interrupt  464

Types of Interrupts  465

Processing External Interrupts  466

910Chapter Summary  467

References  468

Chapter 10

RISC AND CISC CENTRAL

PROCESSING UNITS 470

101Pipelined Datapath  471

102Pipelined Control  476

103The Reduced Instruction Set

Computer  480

Instruction Set Architecture480

Addressing Modes483

Datapath Organization484

Control Organization  487

Data Hazards  489

Control Hazards  496

104The Complex Instruction Set

Computer500

ISA Modifications  502

Datapath Modifications  503

Control Unit Modifications505

Microprogrammed Control506

Microprograms for Complex

Instructions508

105More on Design  511

Advanced CPU Concepts  512

Recent Architectural Innovations515

106Chapter Summary  518

References  519

Chapter 11

INPUTOUTPUT AND

COMMUNICATION 522

111Computer I/O522

112Sample Peripherals 523

Keyboard  523

Hard Drive  524

Liquid Crystal Display Screen  526

I/O Transfer Rates  529

113I/O Interfaces  529

I/O Bus and Interface Unit  530

Example of I/O Interface  531

Strobing  532

Handshaking  534

114Serial Communication  535

Synchronous Transmission  536

The Keyboard Revisited  537

A PacketBased Serial I/O Bus  538

115Modes of Transfer  541

Example of ProgramControlled

Transfer542

InterruptInitiated Transfer  543

116Priority Interrupt  545

Daisy Chain Priority  545

Parallel Priority Hardware  547

117Direct Memory Access  548

DMA Controller  549

DMA Transfer  551

118Chapter Summary  552

References  552

Chapter 12

MEMORY SYSTEMS 555

121Memory Hierarchy555

122Locality of Reference558

123Cache Memory  560

Cache Mappings  562

Line Size  567

Cache Loading  568

Write Methods  569

Integration of Concepts570

Instruction and Data Caches572

MultipleLevel Caches573

124Virtual Memory  573

Page Tables  575

Translation Lookaside Buffer577

Virtual Memory and Cache579

125Chapter Summary579

References580

第1章

數字系統與信息

11信息表示

數字計算機

計算機外圍擴展

通用計算機詳解

12計算機系統設計的抽象層次

13數字系統

二進制數

八進制與十六進制數

數值範圍

14算術運算

15十進制編碼

16字母數字編碼

ASCII字符編碼

奇偶校驗位

17格雷碼

18本章小結

參考文獻

第2章

組合邏輯電路

21二進制邏輯與門電路

二進制邏輯

邏輯門

HDL門級建模

22布爾代數

布爾代數的基本定律

代數運算

函數互補

23標準形式

最小項與最大項

積之和

和之積

24兩級電路優化

成本準則

卡諾圖結構

二變量卡諾圖

三變量卡諾圖

25卡諾圖操作

實質蘊涵項

非實質蘊涵項

和之積優化

無關條件

26異或運算符與門電路

27門電路傳輸延遲

28HDL概述

29HDL表示——VHDL

210HDL表示——Verilog

211本章小結

參考文獻

第3章

組合邏輯設計

31層次化設計入門

32工藝映射

33組合功能模塊

34基本邏輯函數

值固定/傳輸/取反

多比特函數

使能控制

35解碼器

解碼器與使能組合

基於解碼器的組合電路

36編碼器

優先級編碼器

編碼器擴展

37選擇器

多路復用器

基於多路復用器的組合電路

38疊代組合電路

39二進制加法器

半加器

全加器

二進制行波進位加法器

310二進制減法 

補碼系統 

二進制補碼減法 

311加減法器 

帶符號二進制數 

帶符號加減法 

溢出檢測 

HDL加法器模型 

行為級描述 

312其他算術函數 

邏輯優化 

遞增

遞減

常數乘法 

常數除法 

零填充與符號擴展

313本章小結 

參考文獻

 

第4章

時序電路

41時序電路定義 

42鎖存器 

SR與鎖存器 

D鎖存器 

43觸發器 

邊沿觸發器 

標準圖形符號 

直接輸入端口 

44時序電路分析

輸入方程 

狀態表

狀態圖 

時序電路仿真 

45時序電路設計 

設計流程

狀態圖與狀態表推導 

狀態編碼 

D觸發器設計 

未用狀態設計

設計驗證 

46狀態機圖與應用 

狀態機模型 

輸入條件約束

狀態機設計實例 

47時序電路HDL表示——VHDL

48時序電路HDL表示——Verilog

49觸發器時序 

410時序電路時序 

411異步交互 

412同步與亞穩態

413同步電路缺陷 

414本章小結 

參考文獻

 

第5章

數字硬件實現

51設計空間 

集成電路

CMOS電路技術 

工藝參數

52可編程實現技術 

只讀存儲器

可編程邏輯陣列

可編程陣列邏輯器件

現場可編程門陣列

53本章小結 

參考文獻

第6章

寄存器與寄存器傳輸 

61寄存器與加載使能 

62寄存器傳輸 

63寄存器傳輸操作 

64VHDL與Verilog中的寄存器傳輸 

65微操作 

算術微操作 

邏輯微操作

移位微操作 

66單寄存器微操作 

基於多路選擇器的傳輸

移位寄存器 

行波計數器 

同步二進制計數器

其他計數器

67寄存器單元設計 

68多寄存器選擇器與總線傳輸 

高阻態輸出 

三態總線

69串行傳輸與微操作

610寄存器傳輸控制 

611移位寄存器與計數器的HDL

表示——VHDL

612移位寄存器與計數器的HDL

表示——Verilog

613微程序控制 

614本章小結 

參考文獻

第7章

存儲器 

71存儲器定義

72隨機存取存儲器

讀寫操作 

時序波形 

存儲器特性 

73SRAM集成電路 

74SRAM集成電路陣列 

75DRAM集成電路

DRAM存儲單元

DRAM位片結構

76DRAM類型 

同步DRAM（SDRAM）

雙倍數據速率SDRAM（DDR SDRAM）

RAMBUS DRAM（RDRAM）

77DRAM集成電路陣列 

78本章小結 

參考文獻

 

第8章

計算機設計 

81引言 

82數據通路 

83算術邏輯部件概述

算術電路

邏輯電路

算術邏輯部件 

84移位器 

85數據通路表示 

86控制字 

87簡單計算機體系結構 

指令集架構

存儲資源 

指令格式 

指令規範

88單周期硬連線控制 

指令解碼器

示例指令與程序 

單周期計算機問題 

89多周期硬連線控制 

810本章小結

參考文獻

 

第9章

指令集架構

91計算機架構概念

基本計算機操作周期 

寄存器組

92操作數尋址

三地址指令 

二地址指令 

一地址指令

零地址指令 

尋址體系結構 

93尋址模式 

隱含模式 

立即數模式 

寄存器與寄存器間接模式 

直接尋址模式

間接尋址模式

相對尋址模式 

變址尋址模式

尋址模式總結

94多種指令集架構

95數據傳輸指令

棧指令 

獨立I/O與內存映射I/O

96數據操作指令

算術指令 

邏輯與位操作指令 

移位指令

97浮點運算 

算術運算 

偏置指數 

標準操作數格式 

98程序控制指令 

條件分支指令

過程調用與返回指令 

99程序中斷 

中斷類型

外部中斷處理

910本章小結 

參考文獻

第10章

RISC與CISC中央處理器 

101流水線數據通路

102流水線控制

103精簡指令集計算機

指令集體系結構 

尋址模式 

數據通路組織 

控制組織 

數據冒險

控制冒險

104復雜指令集計算機

ISA修改

數據通路修改

控制單元修改

微程序控制 

復雜指令的微程序 

105深入設計 

高級CPU概念 

架構創新 

106本章小結 

參考文獻 

第11章

輸入/輸出與通信

111計算機I/O系統

112典型外設

鍵盤 

硬盤驅動器 

液晶顯示屏

I/O傳輸速率

113I/O接口 

I/O總線與接口單元

I/O接口示例 

選通控制 

握手協議

114串行通信 

同步傳輸

鍵盤接口再探 

基於數據包的串行I/O總線 

115傳輸模式

程序控制傳輸示例 

中斷驅動傳輸

116優先級中斷

菊花鏈優先級

並行優先級硬件 

117直接存儲器訪問（DMA）

DMA控制器

DMA傳輸

118本章小結

參考文獻 

第12章

存儲器系統

121存儲器層次結構

122訪問局部性原理

123高速緩存

緩存映射方式 

行大小

緩存加載 

寫入策略

概念整合 

指令與數據緩存 

多級緩存

124虛擬存儲器

頁表

轉譯後備緩沖器

虛擬內存與緩存 

125本章小結 

參考文獻