PLL 頻率合成與鎖相電路設計

何中庸

PLL 頻率合成與鎖相電路設計
  • 出版商: 全華圖書
  • 出版日期: 2003-03-19
  • 定價: $300
  • 售價: 9.0 折 $270
  • 語言: 繁體中文
  • ISBN: 9572131753
  • ISBN-13: 9789572131756

    • 已絕版

買這商品的人也買了...

相關主題

商品描述


■ 內容簡介
本書理論與實用並重，國內坊間類似之書籍絕無僅有；處於傳訊頻率密集運用的時代，know how的竅門在此。本書適用於AM/FM 收發訊機製造廠之工程人員，廣播及電視之工程人員亦可！內容說明有：PLL有關之動作原理與理論上的分析、PLL頻率合成器的種類與特徵、主要電路的解說，最後以FM/AM 無線電接收機用的PLL 頻率合成器LSI為例加以敘述，淺顯易懂，是一本相當實惠的好書。

■ 目錄
目　錄
第1章　頻率合成器 1-1
1.1　非一致合成器(Incoherent Synthesizer) 1-2
1.1.1　非一致合成器之概要 1-2
1.1.2　無線電機器上非一致合成器之例 1-5
1.2　一致合成器(Coherent Synthesizer) 1-7
1.2.1　同時需要複數輸出頻率的場合 1-8
1.2.2　藉由基準頻率源的高諧波獲得輸出頻率的
方法 1-9
1.2.3　雙重混合分頻 1-10
1.2.4　仰賴類比PLL之頻率合成器 1-11
1.2.5　仰賴數位PLL之頻率合成器 1-13
第2章　PLL的動作原理 2-1
2.1　回授控制電路(Feed back Control System)之基本原理 2-2
2.2　PLL的轉移函數 2-4
2.2.1　F(S)＝1，也就是不使用LPF的情形 2-7
2.2.2　LPF使用lag filter的情形 2-8
2.2.3　LPF使用lag -lead filter的情形 2-13
2.2.4　LPF使用有源濾波器(active filter)的情形 2-17
2.2.5　LPF兩段連接使用的情形 2-21
2.3　型(type)與次(order) 2-23
2.3.1　F(S)＝1的情形 2-23
2.3.2　使用lag filter的情形 2-24
2.3.3　使用lag-lead filter的情形 2-25
2.3.4　使用active filter的情形 2-25
2.3.5　使用兩段active filter的情形 2-26
2.4　為PLL而設之標準試驗信號 2-27
2.4.1　步換輸入(step displacement input) 2-27
2.4.2　速度輸入(step velocity input )
2-28
2.4.3　 加速度輸入(acceleration input )
2.5　常態誤差(steady state error) 2-30
2.5.1　F(S)=1的情形 2-31
2.5.2　使用lag filter，lag lead filter的情形 2-32
2.5.3　使用active filter的情形 2-33
2.5.4　使用兩段LPF連接的情形 2-34
2.6　誤差響應 2-35
2.6.1　相位step輸入響應(phase step response) 2-37
2.6.2　相位速度輸入，頻率step輸入響應(frequency
step response) 2-41
2.6.3　相位加速度輸入，頻率速度輸入響應(response
to a linear frequency variation) 2-45
2.7　暫態響應(transient performance) 2-47
2.7.1　二次環路對step輸入之響應 2-48
2.7.2　制振係數與最大過越 2-53
2.8　頻率響應與誤差率 2-55
2.8.1　頻率響應 2-55
2.8.2　頻帶寬(bandwidth) 2-58
2.8.3　誤差率 2-60
2.9　雜音頻帶寬(noise bandwidth) 2-61
2.10　穩定性 2-63
2.10.1　使用lag filter的情形 2-65
2.10.2　使用lag-lead filter的情形 2-67
2.10.3　使用active filter的情形 2-69
2.10.4　三次環路的情形 2-71
第3章　PLL頻率合成器之構成 3-1
3.1　直接方式(direct PLL) 3-4
3.2　前置分頻器PLL(prescaler PLL) 3-6
3.3　遞倍PLL(multiplier PLL) 3-8
3.4　下行混頻PLL(mixing down PLL) 3-12
3.5　上行混頻PLL(mixing up PLL) 3-13
3.6　雙重環路PLL(dual loop PLL) 3-16
第4章　構成PLL頻率合成器之主要電路 4-1
4.1　基準信號產生電路 4-2
4.1.1　晶體振動子 4-2 h several real world
4.1.2　振盪電路與負載電容 4-7
4.1.3　溫度補償晶體振盪器(TCXO：temperature compensated crys
4.2　基準分頻器(reference divider) 4-16
4.2.1　基本的基準分頻器 4-17
4.2.2　複數的基準信號fr有所需要的時候 4-18
4.2.3　欲自由設定基準信號fr的時候 4-21
4.3　可程式分頻器(programmable divider) 4-23
4.3.1　復置(reset)方式的可程式分頻器 4-23
4.3.2　預置(preset)方式的可程式分頻器 4-25
4.3.3　頻率伸展器(frequency extender) 4-28
4.3.4　脈衝吞嚥計數器(pulse swallow counter) 4-31
4.3.5　二模數前置分頻器(5分頻，6分頻) 4-33
4.3.6　二模數前置分頻器(10分頻，11分頻) 4-35
4.3.7　二模數前置分頻器(4分頻，5分頻) 4-39
4.3.8　使用16分頻，17分頻的2 modulus prescaler之可程式分頻器
4.3.9　動作速度獲提升的2 modulus prescaler 4-44
4.4　相位比較器(phase comparater或phase detector)
4-46
4.4.1　相位比較器(採NAND閘之構成) 4-47
4.4.2　charge pump 4-50
4.4.3　相位比較器的無感帶 4-53
4.4.4　無感帶的迴避(復置信號的延遲) 4-56
4.4.5　anti-backflash circuit 4-57
4.4.6　無感帶的幅度可變之相位比較器 4-59
4.4.7　PLL的Lock檢出(類比方式) 4-60
4.4.8　PLL的Lock檢出(數位方式) 4-61
4.5　低通帶濾波器(LPF) 4-65
4.5.1　LPF的種類 4-65
4.5.2　非對稱性的改善 4-71
4.5.3　電容器的極性 4-72
4.5.4　動態範圍(dynamic range) 4-73
4.5.5　混附(spurious)的發生 4-75
4.5.6　附加濾波器(additional filter) 4-76
4.5.7　LPF的常數與VCO的雜波 4-77
4.6　電壓控制振盪器(VCO) 4-80
4.6.1　可變電容二極體(varactor) 4-80
4.6.2　VCO電路 4-88
4.6.3　VCO電路應用例 4-93
第5章　PLL頻率合成器LSI之使用法 5-1
5.1　規格 5-2
5.1.1　最大額定(maximum ratings) 5-2
5.1.2　容許動作範圍(allowable operating
condition) 5-8
5.1.3　電氣特性(electrical characteristics) 5-12
5.2　使用上的問題所在與對策─可程式分頻器 5-13
5.2.1　可程式分頻器的動作頻率範圍 5-13
5.2.2　PLL的停滯(dead lock) 5-14
5.2.3　雜波對可程式分頻器的影響 5-18
5.3　使用上的問題所在與對策─自動選台 5-26
5.3.1　自動選台的誤停止防止方法(1) 5-27
5.3.2　自動選台的誤停止防止方法(2) 5-33
5.3.3　自動選台的誤停止防止方法(3) 5-35
5.3.4　IF計數方式之問題所在 5-35
5.3.5　併用SD的IF計數 5-37
5.3.6　IF計數的計數時間 5-39
5.3.7　調變所形成的旁波帶成分與IF濾波器 5-42
5.4　鎖定時間之縮短 5-44
5.4.1　wn的切換 5-44
5.4.2　藉助粗調諧的方法 5-47
5.4.3　與DDS之併用 5-50
第6章　半導體元件之基礎知識須知 6-1
6.1　MOS電晶體 6-2
6.2　MOS電晶體的電氣特性 6-7
6.3　MOS電晶體的電路特性 6-11
6.3.1　反相器DC特性 6-14
6.3.2　反相器AC特性 6-17
6.4　MOS LSI方面的注意事項 6-20
6.4.1　靜電破壞 6-20
6.4.2　閂上(Latch up) 6-22
附加資料　1 附-1
附加資料　2 附27
PLL頻率合成與鎖相電路設計
目　錄
XVI
XV
XI

類似商品