CMOS 數位積體電路分析與設計, 4/e (Kang: CMOS Digital Integrated Circuits Analysis and Design, 4/e) (授權經銷版)
Kang , Leblebici , Kim 著、黃崇禧、陳右罡 譯
- 出版商: 東華
- 出版日期: 2015-12-31
- 定價: $720
- 售價: 9.5 折 $684
- 語言: 繁體中文
- 頁數: 660
- ISBN: 9863411949
- ISBN-13: 9789863411949
-
相關分類:
CMOS
- 此書翻譯自: CMOS Digital Integrated Circuits Analysis & Design, 4/e (IE-Paperback)
立即出貨 (庫存 < 5)
買這商品的人也買了...
-
$480$432 -
$650$585 -
$680$666 -
$450$428 -
$750$713 -
$730$694 -
$750$735 -
$580$551 -
$780$616 -
$580$568 -
$352CMOS 集成電路設計手冊 (第3版‧基礎篇) (CMOS Circuit Design, Layout, and Simulation, 3/e)
-
$1,250$1,188 -
$1,200$1,176 -
$780$741 -
$165四則運算小計算器設計過程實錄 -- Verilog FPGA 數字系統設計入門學習日記
-
$620$484 -
$560$549 -
$720$706 -
$850$808 -
$580$568 -
$400$360 -
$880$862 -
$740$725 -
$700$665 -
$880$862
相關主題
商品描述
<本書簡介>
本書涵蓋層面甚廣,包含半導體製程、元件模型、電路設計、製造測試等相關議題。前段內容可供一般學生建立有關超大型積體電路設計的基礎入門知識,而全書不僅可以使從事數位系統設計工程師了解底層標準元件電路知識,也能作為混合訊號/類比電路設計工程師建立高速積體電路設計之參考。
有關第四版的內容,作者除改寫當代半導體製程演進介紹外,亦採用短通道電晶體模型來推導相關電路特性,並刪除原有空乏型反相器電路範例,以虛擬 nMOS 反相器替代,以符合現今主流的次微米/奈米製程電路設計。記憶體章節亦部分改寫,增加低電壓 SRAM介 紹; BiCMOS 章節則改為算術運算單元電路介紹;時脈產生章節也增加鎖相迴路與延遲鎖定迴路簡介。此次內容的更新,使得本書得更趨於完整且符合時代之潮流。
<本書改版特色>
本書內容旨在強化學生對數值方法的認知, 除了維 持前版優點,盡可能讓內容適合大學部學生使用。
透過問題導向方法引起學習動機,促進良好的學習 效果。
Visual Basic、Fortran 90 與C/語言引導學生自行開發結構化且簡單的程式,以彌補現有軟體的不足。
更新更具挑戰的題組、題材及案例探討。
<目 錄>
第 1 章 簡介
第 2 章 MOSFET的製造
第 3 章 MOS電晶體
第 4 章 使用SPICE的MOS電晶體模型化
第 5 章 MOS 反相器:靜態特性
第 6 章 MOS 反相器:切換特性與連接線效應
第 7 章 組合MOS邏輯電路
第 8 章 循序MOS邏輯電路
第 9 章 動態邏輯電路
第 10 章 半導體記憶體
第 11 章 低功率CMOS邏輯電路
第 12 章 算術建構區塊
第 13 章 時脈與/IO電路
第 14 章 可製造性設計
第 15 章 可測試性設計