半導體幹法刻蝕技術：原子層工藝 Atomic Layer Processing: Semiconductor Dry Etching Technology

譯者序
縮寫詞表
第1章引言
參考文獻
第2章理論基礎
2.1 刻蝕過程的重要性能指標
刻蝕速率（ER）
2.1.2 刻蝕速率不均勻性（ERNU）
2.1.3 選擇性
2.1.4 輪廓
2.1.5 關鍵尺寸（CD）
2.1.6 線寬粗糙度和線邊緣粗糙度（LWR和LER）
2.1.7 邊緣放置誤差（EPE）
2.1.8 深寬比相關刻蝕（ARDE )
2.2 物理吸附與化學吸附
2.3 解吸
2.4 表面反應
2.5 濺鍍
2.6 注入
2.7 擴散
2.8 三維形貌中的輸運現象
2.8.1 中性粒子輸運
2.8.2 離子輸運
2.8.3 反應產物輸運
2.9蝕刻技術的分類
參考文獻
第3章熱蝕刻
3.1 熱蝕刻的機制和性能指標
3.1.1 蝕刻速率和ERNU
3.1.2 選擇性
3.1.3 輪廓和CD控制
3.1.4 ARDE
3.2 應用範例
參考文獻
第4章熱各向同性ALE
4.1 熱各向同性ALE機制
4.1.1 螯合/縮合ALE
4.1.2 配體交換ALE
4.1.3 轉化ALE
4.1.4 氧化/氟化ALE
4.2 性能指標
4.2.1刻蝕速率（EPC）
4.2.2 ERNU（EPC非均勻性）
4.2.3 選擇性
4.2.4 輪廓和ARDE
4.2.5 CD控制
4.2.6 表面光滑度
4.3 等離子體輔助熱各向同性ALE
4.4 應用範例
4.4.1 區域選擇性沉積
4.4.2 橫向裝置的形成
參考文獻
第5章自由基蝕刻
5.1 自由基蝕刻機制
5.2 性能指標
5.2.1 蝕刻速率和ERNU
5.2.2 選擇性
5.2.3 輪廓和ARDE
5.2.4 CD控制
5.3 應用範例
參考文獻
第6章定向ALE
6.1 定向ALE機制
6.1.1 具有定向改質步驟的ALE
6.1.2 具有定向去除步驟及化學吸附和擴散改性的ALE
6.1.3 具有定向去除步驟和透過反應層沉積進行改性的ALE
6.2 性能指標
6.2.1 刻蝕速率（EPC）
6.2.2 ERNU（EPC非均勻性）
6.2.3 選擇性
6.2.4 輪廓和ARDE
6.2.5 表面平整度和LWR/LER
6.3 應用範例
6.3.1 具有定向改質步驟的ALE
6.3.2 具有定向去除步驟及化學吸附和擴散改性的ALE
6.3.3 具有定向去除步驟和透過反應層沉積進行改性的ALE
參考文獻
第7章反應離子蝕刻
7.1 反應離子蝕刻機制
7.1.1 同時發生的物種通量
7.1.2 化學濺鍍
7.1.3 混合層形成
7.1.4 蝕刻產物的作用
7.2 性能指標
7.2 .1 蝕刻速率
7.2.2 ERNU
7.2.3 ARDE
7.2.4 選擇性
7.2.5 輪廓控制
7.2.5.1 側壁鈍化
7.2.5.2 刻蝕物種的選擇
7.2.5.3 溫度
7.2.6 CD控制
7.2.7表面光滑度
7.2.8 LWR/LER
7.3 應用範例
7.3.1 圖案化
7.3.1.1 自對準圖案化
7.3.1.2 極紫外線（EUV）微影
7.3.2 邏輯元件
7.3.2.1 Fin蝕刻7.3.2.2 閘極蝕刻
7.3.2.3 側牆蝕刻
7.3.2.4 接觸孔蝕刻7.3.2.5 BEOL 側牆蝕刻
7.3.2.4 接觸孔蝕刻
7.3.2.5 BEOL 蝕刻板
7.3. 3 DRAM和3DNAND記憶體
7.3.3.1 DRAM電容單元蝕刻
7.3.3.2 高深寬比3DNAND蝕刻
7.3.4 新興儲存
7.3.4.1 相變記憶體（PCM）
7.3.4.2 ReRAM
參考文獻
第8章離子束蝕刻蝕刻
8.1離子束蝕刻的機制與性能指標
8.2 應用範例
參考文獻
第9章刻蝕物種產生
9.1 低溫等離子體概述
9.2 電容耦合等離子體
9.3 電感耦合等離子體
9.4 離子能量分佈調製
9.5 等離子體脈衝
9.6 格柵源
參考文獻
第10章新興蝕刻技術
10.1 電子輔助化學蝕刻
10.2 光子輔助化學蝕刻
參考文獻