Cadence Allegro實戰攻略與高速PCB設計（配視頻教程）

從事PCB設計行業十多年，有著豐富的設計實踐經驗，所涉及的產品眾多，包括電腦及周邊、數據通信、無線射頻、教育醫療、消費電子等各類電子產品，精通高速PCB設計相關知識，精通Cadence Allegro軟件的使用，並熟悉多種行業軟件。曾在北京、上海、廣州主講數十場關於Cadence Allegro軟件使用，高速PCB設計技術的公益培訓和講座。__eol__

第1章 概述 1
1.1 PCB概述 1
1.1.1 PCB發展過程 1
1.1.2 PCB的功能 1
1.1.3 PCB設計發展趨勢 1
1.2 PCB基本術語 2
1.3 Cadence公司簡介 3
1.4 Cadence硬件系統設計流程 3
1.5 Cadence板級設計解決方案 3
1.6 Cadence SPB軟件安裝 7
1.7 本書章節介紹 9
1.8 本章小結 10
第2章 OrCAD Capture原理圖設計 11
2.1 Capture平臺簡介 11
2.2 Capture平臺原理圖環境設置 11
2.2.1 Capture創建原理圖工程 11
2.2.2 常用設計參數的設置 13
2.3 創建原理圖符號庫 16
2.3.1 創建單個符號 16
2.3.2 創建復合符號 20
2.3.3 創建分割符號 22
2.3.4 電子表格創建符號 23
2.3.5 符號創建技巧 24
2.4 原理圖設計規範 25
2.5 符號庫管理 26
2.5.1 添加符號庫 26
2.5.2 刪除符號庫 27
2.6 創建項目 27
2.6.1 放置元器件 27
2.6.2 選擇元器件 27
2.6.3 移動元器件 28
2.6.4 旋轉元器件 28
2.6.5 復制與粘貼元器件 29
2.6.6 刪除元器件 29
2.6.7 同一頁面內的電氣連接 29
2.6.8 放置無連接標記 31
2.6.9 總線連接 32
2.6.10 放置電源和地符號 32
2.6.11 不同頁面電氣連接 33
2.6.12 添加圖片和Text文字註釋 34
2.6.13 器件編號排序 35
2.6.14 DRC驗證 36
2.7 搜索命令的使用 36
2.8 瀏覽工程的使用 37
2.8.1 Browse的使用 37
2.8.2 瀏覽元器件 37
2.8.3 瀏覽信號 38
2.9 元器件替換與更新 39
2.9.1 批量替換Replace Cache 39
2.9.2 批量更新Update Cache 40
2.10 元器件屬性添加 40
2.10.1 封裝屬性 40
2.10.2 頁碼屬性 42
2.10.3 Swap屬性 43
2.10.4 合並屬性 44
2.11 創建網表 45
2.11.1 Allegro第一方網表參數設置 45
2.11.2 輸出網表常見錯誤及解決方案 47
2.12 設計交互 47
2.13 創建器件清單（BOM表） 49
2.14 常用快捷鍵 49
2.15 本章小結 50
第3章 Allegro PCB設計環境介紹 51
3.1 系統環境介紹 51
3.1.1 變量設置 51
3.1.2 PCBENV目錄介紹 51
3.2 Allegro啟動簡介 52
3.2.1 啟動方法 52
3.2.2 歡迎界面 53
3.2.3 功能組件介紹 53
3.3 Allegro工作界面介紹 54
3.3.1 菜單欄 55
3.3.2 工具欄 55
3.3.3 功能面板 56
3.3.4 狀態欄 59
3.4 Design Parameter常規設置 60
3.4.1 Display選項卡 61
3.4.2 Design選項卡 65
3.4.3 Route選項卡 66
3.5 User Preference的常規設置 67
3.5.1 Display類 68
3.5.2 Drawing類 70
3.5.3 Drc類 71
3.5.4 Logic類 72
3.5.5 Path類 72
3.5.6 Placement類 74
3.5.7 Route類 74
3.5.8 Ui類 75
3.5.9 常用設置的搜索與收藏 76
3.6 工作區域鍵鼠操作 77
3.6.1 視窗縮放 77
3.6.2 stroke功能的定義與使用 78
3.7 script的錄制與使用 79
3.7.1 錄制 79
3.7.2 調用和編輯 80
3.8 快捷鍵定義 80
3.8.1 查看快捷鍵 80
3.8.2 定義快捷鍵 81
3.8.3 快捷鍵定義技巧 82
3.8.4 實用快捷鍵示例 82
3.9 常用圖層及其顏色可見設置 83
3.9.1 Class/Subclass介紹 83
3.9.2 設置界面介紹 84
3.9.3 設置方法 89
3.10 文件類型介紹 90
3.11 其他主要工具介紹 90
3.11.1 Batch DRC 91
3.11.2 DB Doctor 91
3.11.3 Environment Editor 91
3.11.4 OrCAD Layout Translator 92
3.11.5 Pad Designer 92
3.11.6 Pads Translator 92
3.11.7 P-CAD Translator 93
3.12 本章小結 93
第4章 Allegro PCB封裝庫管理 94
4.1 封裝知識介紹 94
4.2 封裝文件類型介紹 94
4.3 焊盤介紹 94
4.4 焊盤命名規則 95
4.5 焊盤尺寸規範 95
4.6 封裝命名規範 97
4.7 焊盤的創建 100
4.7.1 焊盤創建功能界面介紹 100
4.7.2 規則貼片焊盤設計 102
4.7.3 異形表貼焊盤的介紹和創建 103
4.7.4 規則通孔焊盤設計 106
4.8 創建PCB封裝實例 109
4.8.1 表貼封裝的手工創建 109
4.8.2 插件封裝的手工創建 110
4.8.3 表貼封裝的自動創建 112
4.8.4 機械封裝的介紹和新建 117
4.9 封裝建立常見錯誤 118
4.10 本章小結 118
第5章 相關數據導入 119
5.1 導入結構圖 119
5.2 生成板框 120
5.2.1 手工繪制 120
5.2.2 由結構圖生成 122
5.3 繪制布局布線區域 125
5.4 導入網表 126
5.4.1 設置封裝庫路徑 127
5.4.2 導入網表 128
5.4.3 導入網表常見錯誤及解決方案 129
5.5 本章小結 129
第6章 布局設計 130
6.1 布局設置 130
6.1.1 顯示設置 131
6.1.2 圖層設置 131
6.1.3 格點設置 134
6.2 布局基本要求 135
6.3 布局常用命令 135
6.3.1 設置Room區域 135
6.3.2 手工放置後臺零件 136
6.3.3 自動放置後臺零件 138
6.3.4 Group命令 140
6.3.5 移動命令 141
6.3.6 鏡像命令 144
6.3.7 旋轉命令 144
6.3.8 復制命令 145
6.3.9 點亮顏色命令 146
6.3.10 打開飛線命令 146
6.3.11 關閉飛線命令 147
6.3.12 固定命令 148
6.3.13 固定解除命令 149
6.3.14 對齊命令 149
6.3.15 替代封裝 151
6.3.16 Swap命令 152
6.3.17 Temp Group功能 152
6.3.18 查詢命令 153
6.3.19 測量命令 153
6.4 布局實例 154
6.4.1 結構件放置 154
6.4.2 電源地屬性設置 159
6.4.3 OrCAD與Allegro交互布局 160
6.4.4 模塊布局 161
6.4.5 器件布局的復用 162
6.4.6 禁布/限高區域的布局 165
6.4.7 主要關鍵芯片布局規劃 167
6.4.8 電源通道評估、規劃 168
6.4.9 基於EMC、SI/PI、RF、Thermal的幾個考慮要點 169
6.5 輸出封裝庫 169
6.6 更新封裝 169
6.7 輸出元器件坐標文件 170
6.8 輸入元器件坐標文件 171
6.9 本章小結 171
第7章 PCB疊層與阻抗設計 172
7.1 PCB設計中的阻抗 172
7.2 PCB疊層 172
7.2.1 概述 172
7.2.2 疊層材料簡介 173
7.2.3 層疊加工順序 174
7.2.4 多層印制板設計 175
7.3 PCB走線的阻抗控制簡介 178
7.4 六層板疊層設計實例 178
7.5 八層板疊層設計實例 180
7.6 十層板疊層設計實例 183
7.7 本章小結 185
第8章 約束管理器介紹 186
8.1 Constraint Manager界面介紹 186
8.1.1 啟動Constraint Manager 186
8.1.2 工作界面介紹 186
8.2 常用約束規則模式介紹 187
8.3 Xnet設置 193
8.4 約束規則優先級介紹 195
8.5 Bus的介紹和創建 195
8.6 約束規則區域的介紹和創建 196
8.7 物理約束規則設置 197
8.7.1 物理約束規則介紹 197
8.7.2 創建物理約束規則模板 198
8.7.3 分配物理約束規則模板 199
8.7.4 區域物理約束規則的創建與設定 200
8.8 間距約束規則設置 201
8.8.1 創建間距約束規則模板 202
8.8.2 Net Class的介紹和創建 202
8.8.3 分配間距約束規則模板 203
8.8.4 間距約束規則比對 203
8.8.5 區域間距約束規則的創建與設定 204
8.9 Same Net間距約束規則設置 205
8.9.1 Same Net間距約束規則介紹 205
8.9.2 創建Same Net間距約束規則模板 207
8.9.3 分配Same Net間距約束規則模板 207
8.10 盲埋孔規則設置 208
8.10.1 生成盲埋孔 208
8.10.2 設置盲埋孔約束規則 210
8.10.3 盲埋孔層標記與顏色顯示設置 211
8.11 封裝引腳長度導入 212
8.12 電氣約束規則設置 215
8.12.1 絕對傳輸延遲介紹 215
8.12.2 相對傳輸延遲介紹 216
8.13 差分對設置 220
8.13.1 自動創建差分對 220
8.13.2 手動創建差分對 221
8.14 約束規則數據復用 224
8.14.1 約束規則導出 224
8.14.2 約束規則導入 225
8.15 本章小結 226
第9章 敷銅處理 227
9.1 電源地平面介紹 227
9.1.1 平面層功能介紹 227
9.1.2 正負片介紹 227
9.2 相關要求 228
9.2.1 載流能力 228
9.2.2 生產工藝 228
9.2.3 電源流向規劃 229
9.3 敷銅介紹 231
9.3.1 靜態銅箔與動態銅箔 231
9.3.2 動態銅箔參數設置 232
9.3.3 靜態銅箔參數設置 235
9.3.4 銅箔命令簡介 237
9.3.5 銅箔優先級設置 238
9.3.6 開關電源敷銅實例 239
9.4 負片平面分割 242
9.4.1 平面分割要求 242
9.4.2 電源區域規劃 242
9.5 本章小結 244
第10章 布線設計 245
10.1 布線環境設置 245
10.1.1 顯示設置 245
10.1.2 圖層設置 246
10.1.3 格點設置 249
10.2 布線規劃 250
10.2.1 布線思路 250
10.2.2 GRE布線規劃 251
10.3 Fanout功能和常規樣式 256
10.4 布線常用命令 257
10.4.1 拉線命令 257
10.4.2 移線命令 262
10.4.3 刪除命令 264
10.4.4 復制命令 266
10.4.5 布線優化命令 268
10.5 布線復用 269
10.6 等長繞線 273
10.6.1 自動繞線 273
10.6.2 手動繞線 274
10.7 淚滴的添加和刪除 278
10.7.1 淚滴的添加 278
10.7.2 淚滴的刪除 279
10.8 漸變線設計 279
10.9 大面積敷銅和陣列過孔 281
10.9.1 大面積敷銅 281
10.9.2 陣列過孔 282
10.10 ICT測試點介紹 283
10.10.1 參數設置 284
10.10.2 自動添加測試點 287
10.10.3 手動添加測試點 288
10.10.4 輸出報告 289
10.11 本章小結 290
第11章 後處理 291
11.1 零件編號重排 291
11.2 手動更改元器件編號 297
11.3 重命名元器件編號返標原理圖 297
11.4 絲印調整 299
11.4.1 絲印調整要求 299
11.4.2 字號設置 299
11.4.3 修改絲印字號 300
11.4.4 添加絲印 301
11.4.5 修改絲印 302
11.4.6 移動絲印 302
11.4.7 絲印指示 303
11.4.8 端點編輯功能 305
11.5 AutoSilk 306
11.6 尺寸標註 307
11.6.1 設置尺寸標註參數 307
11.6.2 尺寸標註命令介紹 308
11.7 標註實例 309
11.7.1 線性尺寸標註（Linear dimension） 309
11.7.2 相對坐標標註（Datum dimension） 310
11.7.3 角度標註（Angular dimension） 311
11.7.4 其他標註 311
11.8 工藝說明 312
11.9 本章小結 312
第12章 設計驗證 313
12.1 驗證設計狀態 313
12.2 絲印文字檢查 314
12.3 報表檢查 315
12.3.1 多余線段和多余過孔 315
12.3.2 單點網絡 315
12.3.3 未完成連接的網絡 316
12.3.4 總體設計信息報告 316
12.4 其他 317
12.5 部分常見DRC符號說明 318
12.6 本章小結 319
第13章 相關文件輸出 320
13.1 鉆孔表格的設置與生成 320
13.1.1 鉆孔符號優化 320
13.1.2 符號提取 322
13.2 輸出鉆帶 323
13.2.1 參數設置 323
13.2.2 輸出文件 324
13.3 光繪輸出 325
13.3.1 參數介紹 325
13.3.2 光繪添加方法 326
13.3.3 輸出光繪 331
13.4 輸出IPC網表 332
13.5 輸出Placement坐標文件 332
13.6 輸出PDF文件 333
13.7 輸出結構圖 333
13.8 光繪文件歸類打包 335
13.9 本章小結 336
第14章 多人協同設計 337
14.1 多人協同設計介紹 337
14.2 導入/導出Sub-Drawing 337
14.3 Team Design協同設計 339
14.3.1 創建設計區域Create Partitions 340
14.3.2 Workflow Manager 分區管理 341
14.4 本章小結 345
第15章 軟件高級功能介紹 346
15.1 Skill二次開發 346
15.2 設計環境參數復用 348
15.3 傳輸線參數計算 349
15.4 背鉆設計 350
15.5 無盤設計 354
15.6 Timing Vision 355
15.7 自動等長 356
15.8 相位等長 358
15.9 自動相位等長（AiPT） 359
15.10 自動圓弧轉換 362
15.11 自動修改差分線線寬線距 362
15.12 查看走線寄生參數 365
15.13 檢查無參考層的走線 365
15.14 PCB直接修改網絡連接 366
15.15 不同設計文件的對比 368
15.16 生成疊層表格 369
15.17 削盤功能介紹 370
15.18 自動連接 372
15.19 輸出ODB++文件 372
15.20 本章小結 373
第16章 高速PCB設計實例——DDR3 374
16.1 DDR3介紹 374
16.2 設計思路和約束規則設置 375
16.2.1 設計思路 377
16.2.2 疊層阻抗方案 378
16.2.3 約束規則設置 379
16.3 布局 380
16.4 布線 382
16.5 等長 384
16.6 本章小結 391
第17章 高速PCB設計實例——射頻 392
17.1 概述 392
17.2 系統設計指導 392
17.2.1 射頻電路設計要求 392
17.2.2 原理框圖 393
17.2.3 電源流向圖 394
17.2.4 單板工藝 394
17.2.5 布局規劃 394
17.2.6 屏蔽罩的設計 395
17.2.7 疊層阻抗方案 396
17.3 約束規則設置 397
17.4 模塊設計指導 399
17.4.1 POE電路的處理 399
17.4.2 電源模塊處理 400
17.4.3 射頻模塊處理 402
17.4.4 CPU模塊 406
17.4.5 網口電路的處理 409
17.5 本章小結 410
附錄A Skill開發實例 411
附錄B 常見DRC釋義 431