Cadence 高速電路板設計與模擬 — 原理圖與 PCB 設計, 6/e

周潤景教授，中國電子學會高級會員，IEEE/EMBS會員，國家自然科學基金項目"高速數字系統的信號與電源完整性聯合設計與優化”等多項***、省部級科研項目負責人，主要從事模式識別與智能係統、控制工程的研究與教學工作，具有豐富的教學與科研經驗。

第1章Cadence Allegro SPB 17．2簡介
1．1概述
1．2功能特點
1．3設計流程
1．4 Cadence 17．2新功能介紹

第2章Capture原理圖設計工作平台
2．1 Design Entry CIS軟件功能介紹
2．2原理圖工作環境
2．3設置圖紙參數
2．4設置設計模板
2．5設置打印屬性

第3章製作元器件及創建元器件庫
3．1創建單個元器件
3．1．1直接新建元器件
3．1．2用電子表格新建元器件
3．2創建複合封裝元器件
3．3大元器件的分割
3．4創建其他元器件

第4章創建新設計
4．1原理圖設計規範
4．2 Capture基本名詞術語
4．3建立新項目
4．4放置元器件
4．4．1放置基本元器件
4．4．2對元器件的基本操作
4．4．3放置電源和接地符號
4．4．4完成元器件放置
4．5創建分級模塊
4．6修改元器件值與元器件序號
4．7連接電路圖
4．8標題欄的處理
4．9添加文本和圖像
4．10建立壓縮文檔
4．11將原理圖輸出為PDF格式
4．12平坦式和層次式電路圖設計
4．12．1平坦式和層次式電路特點
4．12．2電路圖的連接

第5章PCB設計預處理
5．1編輯元器件的屬性
5．2 Capture到Allegro PCB Editor的信號屬性分配
5．3建立差分對
5．4 Capture中總線（Bus）的應用
5．5原理圖繪製後續處理
5．5．1設計規則檢查
5．5．2為元器件自動編號
5．5．3回注（Back Annotation）
5．5．4自動更新元器件或網絡的屬性
5．5 ．5生成網絡表
5．5．6生成元器件清單和交互參考表
5．5．7屬性參數的輸出/輸入

第6章Allegro的屬性設置
6．1 Allegro的界面介紹
6．2設置工具欄
6 ．3定制Allegro環境
6．4編輯窗口控制

第7章焊盤製作
7．1基本概念
7．2熱風焊盤的製作
7．3通過孔焊盤的製作
7．4貼片焊盤的製作

第8章元器件封裝的製作
8．1封裝符號基本類型
8．2集成電路（IC）封裝的製作
8．3連接器（IO）封裝的製作
8．4分立元器件（DISCRETE）封裝的製作
8．4．1貼片的分立元器件封裝的製作
8．4．2直插的分立元器件封裝的製作
8．4．3自定義焊盤封裝的製作

第9章PCB的建立
9．1建立PCB
9．2輸入網絡表

第10章設置設計規則
10．1間距規則設置
10．2物理規則設置
10．3設定設計約束（Design Constraints）
10．4設置元器件/網絡屬性

第11章佈局
11．1規劃PCB
11．2手工擺放元器件
11．3快速擺放元器件

第12章高級佈局
12．1顯示飛線
12．2交換
12．3使用ALT_SYMBOLS屬性擺放
12．4按Capture原理圖頁進行擺放
12．5原理圖與Allegro交互擺放
12．6自動佈局
12．7使用PCB Router自動佈局

第13章敷銅
13．1基本概念
13．2為平面層建立Shape
13．3分割平面
13．4分割複雜平面

第14章佈線
14．1佈線的基本原則
14．2佈線的相關命令
14．3定義佈線的格點
14．4手工佈線
14．5扇出（Fanout By Pick）
14．6群組佈線
14．7自動佈線的準備工作
14．8自動佈線
14．9控制並編輯線
14．9．1控制線的長度
14．9．2差分佈線
14．9．3高速網絡佈線
14．9．4 45°角佈線調整（Miter By Pick）
14．9．5改善佈線的連接
14．10優化佈線（Gloss）

第15章後處理
15．1重命名元器件序號
15．2文字面調整
15．3回注（Back Annotation）

第16章加入測試點
16．1產生測試點
16．2修改測試點

第17章PCB加工前的準備工作
17．1建立絲印層
17．2建立報告
17．3建立Artwork文件
17．4建立鑽孔圖
17．5建立鑽孔文件
17．6輸出底片文件
17．7瀏覽Gerber文件
17．8在CAM350中檢查Gerber文件

第18章Allegro其他高級功能
18．1設置過孔的焊盤
18．2更新元器件封裝符號
18．3 Net和Xnet
18．4技術文件的處理
18．5設計重用
18．6 DFA檢查
18．7修改env文件
18．8數據庫寫保護