Vivado / Tcl 零基礎入門與案例實戰

高亞軍

  • 出版商: 電子工業
  • 出版日期: 2021-06-01
  • 售價: $474
  • 貴賓價: 9.5$450
  • 語言: 簡體中文
  • 頁數: 272
  • 裝訂: 平裝
  • ISBN: 7121412519
  • ISBN-13: 9787121412516
  • 相關分類: 程式語言
  • 立即出貨 (庫存 < 4)

買這商品的人也買了...

相關主題

商品描述

本書既是一本有關Tcl語言編程的書籍,又是一本對在Vivado中應用Tcl的實踐經驗總結的書籍。全書分為兩部分:第一部分為基礎部分,以Tcl基礎知識為主,包括第1~9章,重在理論;第二部分為應用部分,以Tcl在Vivado中的應用為主,包括第10~14章,重在實踐。同時,本書給出了354個Tcl腳本的代碼示例,結合49個表格、171張圖片幫助讀者深入理解知識點。無論Tcl初學者,還是已掌握Tcl精髓的工程師,只要想將Tcl得心應手地應用於Vivado設計與開發,都會從本書中受益。本書可供電子工程領域內的本科高年級學生和研究生參考,也可供FPGA工程師和自學者參考。

作者簡介

高亞軍,電路與系統專業碩士,FPGA技術分享者,設計優化、時序收斂專家,Vivado工具使用專家,Xilinx資深戰略應用工程師。
多年來使用Xilinx FPGA實現數字信號處理算法,對Xilinx FPGA器件架構、開發工具Vivado/Vitis HLS/System Generator有著深厚的理論基礎和實戰經驗。
主要著作:2011年出版圖書《基於FPGA的數字信號處理》2012年發佈網絡視頻課程:Vivado入門與提高2015年出版圖書《基於FPGA的數字信號處理(第2版)》2016年出版圖書《Vivado從此開始》2016年發佈網絡視頻課程:跟Xilinx SAE學HLS2020年出版圖書《Vivado從此開始(進階篇)》自2018年創建FPGA技術分享公眾號:TeacherGaoFPGAHub後,每週更新兩篇原創文章,累計發表原創文章280餘篇,獲得大量粉絲的認可和讚譽。
 

目錄大綱

第1部分基礎部分
第1章Tcl基礎知識2
1.1什麼是Tcl 2
1.2 Tcl腳本的構成3
1.3變量賦值4
1.4變量置換6
1.5命令置換10
1.6反斜線置換11
1.7深入理解Tcl中的置換12
1.8雙引號與花括號13
1.9註釋與續行15
1.10本章小結18

第2章表達式19
2.1表達式的構成要素19
2.2算術操作符20
2.3關係操作符21
2.4邏輯操作符22
2.5按位操作符23
2.6選擇操作符24
2.7數學函數25
2.8字符串操作28
2.9本章小結29

第3章字符串30
3.1字符串的表示30
3.2字符串的類型31
3.3字符串的長度與索引32
3.4字符的獲取33
3.5字符串的添加34
3.6字符的刪除34
3.7字符的替換35
3.8字符串的比較36
3.9字符串的簡單搜索37
3.10字符串的匹配38
3.11格式化輸出40
3.12與字符串相關的其他命令44
3.13本章小結45

第4章列表47
4.1創建列表47
4.2列表長度與列表索引49
4.3獲取列表元素52
4.4添加列表元素54
4.5刪除列表元素56
4.6替換列表元素57
4.7搜索列表元素58
4.8對列表元素排序61
4.9字符串和列表之間的轉換62
4.10 in和ni操作符63
4.11 foreach命令65
4.12本章小結68

第5章數組69
5.1創建數組69
5.2獲取數組中的元素70
5. 3刪除數組中的元素72
5.4數組與列表之間的轉換73
5.5二維數組74
5.6本章小結75

第6章流程控制76
6.1 if命令76
6.2 switch命令79
6 .3 while命令83
6.4 for命令85
6.5 source命令87
6.6本章小結88

第7章過程89
7.1過程的構成89
7.2過程的參數名列表90
7.3過程的返回值93
7.4局部變量與全局變量96
7.5模擬引用98
7.6數組用作參數或返回值99
7.7 upvar命令102
7.8本章小結106

第8章命名空間107
8.1創建命名空間107
8.2創建命名空間變量111
8.3命名空間變量的作用域112
8. 4訪問命名空間變量114
8.5從命名空間導入和導出命令116
8.6創建集合命令118
8.7本章小結119

第9章訪問文件120
9.1操縱文件名和目錄名120
9.2當前工作目錄和目錄內容121
9.3處理磁盤上的文件123
9.4獲取文件信息125
9.5讀文件127
9.6寫文件129
9.7處理CSV文件130
9.8本章小結134

第2部分應用部分
第10章Vivado設計流程管理138
10.1 Vivado對Tcl的支持138
10.2理解Vivado的設計流程141
10.3理解Vivado的兩種工作模式146
10.4 Project模式147
10.5 Non-Project模式154
10.6掃描策略164
10.7本章小結169
第11章Vivado設計資源管理170
11.1管理資源要素170
11.2管理HDL代碼文件171
11.3管理約束文件176
11.4管理IP文件179
11.5本章小結183

第12章Vivado設計分析184
12.1 FPGA芯片架構中的對象184
12.2網表中的對象192
12.3時鐘分析204
12.4時序分析206
12.5質量分析212
12.6資源利用率分析221
12.7邏輯級數分析222
12 .8複雜度與擁塞分析224
12.9扇出分析226
12.10 UFDM分析229
12.11跨時鐘域路徑分析230
12.12約束分析232
12.13本章小結235

第13章Vivado設計復用236
13.1增量編譯236
13.2復用關鍵寄存器位置信息240
13.3復用Block的位置信息242
13.4復用關鍵路徑的佈局佈線信息245
13.5本章小結248

第14章其他249
14.1模塊化綜合技術249
14.2反复執行物理優化251
14.3合理使用過約束253
14.4使用IOB寄存器255
14.5編輯網表256
14.6修改初始值258
14.7本章小結260