集成電路測試基礎

前言
第1章關於集成電路測試
1.1 集成電路測試相關書籍和標準推薦
1.2 準備工作
1.3 一些小約定
1.4 英文縮寫

第2章從理想電路到實際電路
2.1 實際的導線
2.1.1 開爾文連接
2.1.2 屏蔽與驅動保護
2.1.3 磁環與磁珠
2.2 實際的電阻
2.2.1 電阻的作用
2.2.2 實際電阻的分壓電路
2.3 實際的電容
2.3.1 電容的參數以及影響
2.3.2 實際電路中的電容
2.3.3 電壓驅動電阻電容（RC）電路的一階系統響應
2.4 實際的電感
2.4.1 電感的作用
2.4.2 實際電路中的電感
2.5 驅動與負載
2.5.1 驅動能力的限制
2.5.2 負載效應的影響
2.6 繼電器和電子開關

第3章電源與測量的基本電路
3.1 V/I源的基本結構
3.1.1 整體結構
3.1.2 電壓輸出模式
3.1.3 電流輸出模式
3.1.4 波形發生器模式
3.1.5 V/I源的測量
3.2 V/I源的限制
3.2.1 輸出穩定時間
3.2.2 反饋響應時間
3.2.3 高度模型化的V/I源
3.3 ATE的測量電路
3.3.1 電壓測量
3.3.2 時間測量
3.3.3 掃描測量
3.4 數字測試源
3.4.1 電源供電電路
3.4.2 直流參數測量電路
3.4.3 驅動輸出電路
3.4.4 比較輸入電路
3.4.5 有源負載電路

第4章測試程序設計要求
4.1 測試程序的特殊要求
4.2 程序設計的風格
4.3 程序設計的防誤方法

第5章誤差與校準
5.1 基於誤差的計算
5.1.1 基於已有的元件參數計算電路誤差
5.1.2 基於規格允許的誤差選擇元件參數
5.2 線性校準的原理與方法
5.3 非線性校準與數據擬合

第6章模擬信號調理基礎
6.1 電壓放大與衰減電路
6.1.1 電壓放大電路
6.1.2 電壓衰減電路
6.2 電壓與電流轉換電路
6.2.1 電流電壓轉換
6.2.2 電壓電流轉換
6.2.3 測試三極管的VBE
6.3 比較電路
6.3.1 單限比較器
6.3.2 窗口比較器
6.3.3 滯回比較器
6.4 特性提取電路
6.4.1 峰值提取
6.4.2 濾波電路
6.4.3 採樣保持
6.4.4 邊沿檢測
6.4.5 脈寬檢測
6.5 信號修調電路
6.5.1 箝位限幅
6.5.2 電平調整
6.5.3 隔離轉換
6.5.4 分頻電路
6.6 相位補償基礎
6.6.1 極點和零點
6.6.2 相位補償理論基礎
6.6.3 運放環路增益精確測量的兩種方法
6.6.4 相位補償的靈活運用

第7章數字信號處理基礎
7.1 移動平均濾波
7.2 卷積與FIR濾波器
7.2.1 卷積
7.2.2 FIR濾波器
7.3 傅里葉變換
7.3.1 離散傅里葉變換和窗函數濾波器的頻譜
7.3.2 窗函數解決頻譜洩漏的應用
7.3.3 快速傅里葉變換
7.3.4 THD和SNR等頻域參數的計算
7.3.5 FFT計算的注意事項

第8章測試方法基礎
8.1 開短路（Open-Short）測試
8.2 接觸（Contact）測試/開爾文（Kelvin）測試
8.3 LDO的測試
8.3.1 參考電壓
8.3.2 線性調整率
8.3.3 負載調整率
8.3.4 輸出電流（Iadj）測試
8.3.5 最小負載電流
8.3.6 紋波抑制比
8.3.7 輸出短路電流
8.4 運算放大器測試
8.4.1 運放的測試電路
8.4.2 運放的VIO參數測試
8.4.3 運放的CMRR參數測試
8.4.4 運放的輸入偏置電流測試
8.4.5 運放的其他參數
8.5 數字通信測試
8.5.1 數字芯片的文檔
8.5.2 數字IO口的DC參數
8.5.3 數字IO口的AC參數
8.5.4 I2C通信的存儲器
8.5.5 SPI通信的存儲器

第9章測試數據分析
9.1 基本概念
9.2 相關性驗證（CORR）
9.3 重複性與再現性（GRR）
9.3.1 不同配置之間的GRR計算
9.3.2 儀器驗收的GRR計算
9.4 測試能力研究（TCS）
9.5 多Sites並行測試的數據驗證
9.6 測試數據統計分析圖
9.7 多Sites並行測試的效率以及UPH計算

第10章信號和電源完整性簡介
10.1 方波的傅里葉級數
10.2 使用一階RC電路仿真上升沿時間與帶寬的關係
10.3 時域反射計（TDR）與線長校準
10.4 測試電路的地

第11章實訓平台介紹
11.1 QT-8100測試系統功能概述
11.1.1 QT-8100測試系統可測試的器件類型
11.1.2 QT-8100測試系統適用的測試過程
11.1.3 QT-8100測試系統的基礎配置
11.2 QT-8100測試系統硬件系統組成
11.2.1 QT-8100測試系統的整體結構
11.2.2 QT-8100測試系統的硬件系統框圖
11.2.3 QT-8100測試系統的主要模塊和闆卡
11.2.4 QT-8100測試系統的機架結構組成
11.2.5 QT-8100測試系統的通道資源簡介
11.2.6 QT-8100測試系統的背板簡介
11.2.7 QT-8100測試系統的培訓板簡介
11.3 QT-8100測試系統軟件系統組成

第12章測試方案開發簡介
12.1 測試程序開發流程
12.2 測試程序的執行過程
12.3 測試函數的完整結構
12.4 測試方案開發流程

第13章LDO的測試
13.1 Datasheet與Testplan的分析
13.1.1 Datasheet裡的總體性能描述
13.1.2 Datasheet裡的電氣特性
13.1.3 Testplan裡的測試規格
13.1.4 Testplan裡的測試方法
13.2 測試方案的設計與調試
13.2.1 Open-Short測試
13.2.2 線性調整率
13.2.3 負載調整率
13.2.4 參考電壓
13.2.5 調整腳電流
13.2.6 最小負載電流
13.2.7 最大負載電流
13.2.8 電源紋波抑制比

第14章集成運算放大器的測試
14.1 集成運算放大器的基本特性
14.1.1 特徵
14.1.2 工作模式
14.2 Datasheet的分析
14.2.1 重要特性
14.2.2 引腳定義與封裝
14.2.3 功能原理框圖
14.2.4 電氣特性
14.3 集成運算放大器的測試方法
14.3.1 運放的VIO（VOS）參數測試
14.3.2 運放的CMRR參數測試
14.3.3 運放的IB（IIB）參數測試
14.3.4 運放的VOH和VOL參數測試
14.3.5 運放的IQ（ICC）參數測試
14.3.6 運放的PSRR參數測試
14.3.7 運放的開環電壓增益AVO（AVOL）參數測試
14.3.8 運放的壓擺率（SR）參數測試
14.4 Testplan的分析
14.5 測試方案的設計
14.5.1 連續性（Continuity）
14.5.2 靜態電流（IQ）
14.5.3 輸出高電平（VOH），輸出低電平（VOL）
14.5.4 輸入失調電壓（VOS）
14.5.5 輸入偏置電流（IB），輸入失調電流（IOS）
14.5.6 電源抑制比（PSRR）
14.5.7 共模抑制比（CMRR）
14.5.8 開環放大倍數（AVOL）
14.5.9 壓擺率（SR）
14.5.10 ATE的資源分配
14.6 測試函數的編寫
14.6.1 測試工程的新建
14.6.2 測試程序的PIN MAP設置
14.6.3 測試程序的Datasheet與Bin設置
14.6.4 測試函數的編寫
14.7 測試程序的調試
14.7.1 測試項目的啟動
14.7.2 測試項目的調試
14.7.3 測試結果

第15章I2C接口的EEPROM存儲器測試
15.1 Datasheet與Testplan的分析
15.1.1 Datasheet裡的總體性能描述
15.1.2 Datasheet裡的存儲空間介紹
15.1.3 Datasheet裡的物理連接介紹
15.1.4 Datasheet裡的I2C總線介紹
15.1.5 Datasheet裡的直流參數含義
15.1.6 Testplan的分析
15.2 測試方案的設計與調試
15.2.1 測試電路的設計
15.2.2 測試工程的新建
15.2.3 測試程序的PIN MAP設置
15.2.4 測試程序的Datasheet與Bin設置
15.2.5 連續性測試
15.2.6 IIL/IIH/ISB的測試
15.2.7 Func_AA的測試
附錄採樣定理以及ADC的量化噪聲
參考文獻