全耗盡絕緣體上矽——納米器件、機理和表征

目 錄

第1章 FD-SOI技術 1
1.1 用於FD-SOI的Smart-Cut 1
1.1.1 基本原理 1
1.1.2 詳細機理 2
1.1.3 FD-SOI晶圓的特性 5
1.2 新型Smart-Cut結構 5
1.2.1 應變SOI 6
1.2.2 絕緣體上矽鍺和
絕緣體上鍺 6
1.2.3 混合晶向技術（HOT） 7
1.2.4 其他絕緣體上半導體 7
1.2.5 備選埋層介質 9
1.2.6 襯底工程 9
1.3 其他SOI材料制備技術 10
1.3.1 晶圓鍵合 10
1.3.2 ELTRAN 11
1.3.3 SIMOX和ITOX 11
1.3.4 CELO 12
1.3.5 來自檔案的技術 13
1.4 FD-SOI的CMOS技術 15
1.4.1 基本的CMOS工序 15
1.4.2 先進制造模塊 15
1.5 FD-SOI電路及產品 17
1.5.1 射頻芯片 17
1.5.2 低功耗芯片 18
1.5.3 數字芯片 19
1.5.4 智能功率 20
1.5.5 混合集成光芯片 20
1.5.6 3D芯片 21
1.5.7 納米機電系統 22
參考文獻 23
第2章 耦合效應 27
2.1 基本方程 27
2.2 界面耦合 28
2.2.1 Lim和Fossum模型 28
2.2.2 閾值電壓調節 30
2.2.3 亞閾值擺幅 30
2.2.4 跨導 32
2.3 超耦合 34
2.3.1 理論背景 34
2.3.2 實驗驗證 36
2.3.3 意義 37
2.4 體區反型 37
2.4.1 概念 37
2.4.2 實驗驗證 39
2.5 虛擬雙柵工作 41
2.5.1 強反型 41
2.5.2 弱反型 41
2.6 遷移率耦合效應 42
2.6.1 遷移率調節 42
2.6.2 多分支遷移率 43
2.7 襯底耗盡 44
2.8 SOI FinFET耦合效應 45
參考文獻 46
第3章 尺寸微縮效應 50
3.1 閾值電壓滾降 50
3.2 漏致勢壘降低效應 53
3.3 漏致虛擬襯底偏置 54
3.4 遷移率坍塌 56
3.4.1 擴展的點缺陷 57
3.4.2 準彈道輸運 58
3.4.3 可變串聯電阻 59
3.4.4 橫向電場 60
3.5 高場輸運 61
3.5.1 速度飽和 61
3.5.2 速度過沖 62
3.5.3 彈道晶體管 63
3.6 其他的短溝道效應 65
3.6.1 增強的超耦合 65
3.6.2 閾值電壓滾降的高估 67
3.6.3 源漏直接隧穿 68
3.6.4 應變 69
3.6.5 從部分耗盡到
全耗盡的過渡 71
3.6.6 靜電摻雜降低串聯電阻 72
3.7 薄膜減薄 73
3.7.1 閾值電壓的量子效應 73
3.7.2 遷移率 75
3.8 窄溝道效應 78
參考文獻 79
第4章 浮體效應 85
4.1 翹曲效應 85
4.2 遲滯和鎖存 88
4.3 寄生雙極型晶體管 89
4.4 柵致浮體效應 91
4.5 亞穩態下降 94
4.6 瞬態效應 98
4.7 無名效應 99
參考文獻 101
第5章 贗MOSFET 103
5.1 基本原理 103
5.2 FD-SOI相關細節 105
5.2.1 探針壓力 105
5.2.2 幾何因子 106
5.2.3 界面陷阱 107
5.2.4 閾值電壓 108
5.2.5 載流子遷移率 109
5.3 分離電容和電導 110
5.3.1 分離電容和
有效遷移率 110
5.3.2 頻率對電容和
電導的影響 111
5.3.3 準靜態電容 112
5.4 低頻噪聲 114
5.5 磁阻 115
5.6 贗MOSFET的其他領域 117
5.6.1 贗MOSFET在圖像采集
方面的應用 117
5.6.2 贗MOSFET的
低溫特性 117
5.6.3 點接觸範德堡法 118
5.6.4 SHG技術 119
5.7 應用 120
5.7.1 晶圓的在線檢驗 120
5.7.2 輻射效應 121
5.7.3 重摻雜薄膜 122
5.7.4 新型材料 124
5.7.5 光電傳感器 126
5.7.6 生化傳感器 127
參考文獻 128
第6章 二極管的表征方法 132
6.1 柵控PIN二極管中的分離電容 132
6.1.1 原理 132
6.1.2 閾值電壓提取 134
6.1.3 厚度評估 135
6.1.4 超薄FD-SOI的實現 135
6.2 PIN二極管的瞬態反向恢復 137
6.3 雙柵PIN二極管的壽命評估 139
6.4 電荷泵 141
6.4.1 基本原理 141
6.4.2 發展 142
6.4.3 FD-SOI中的背偏效應 143
6.4.4 超薄FD-SOI 144
參考文獻 146
第7章 FD-SOI MOSFET的表征方法 148
7.1 基本方法 148
7.1.1 漏極電流的線性外推 149
7.1.2 最大跨導法 149
7.1.3 固定電流法 149
7.2 Y方程法 150
7.3 McLarty技術 151
7.4 分離電容 153
7.5 漏極電流的二階導數 156
7.6 跨導電流比 158
7.7 幾何磁阻 159
7.7.1 方法 159
7.7.2 技術評估 161
7.7.3 非普適遷移率 162
7.7.4 遷移率頻譜分析 163
7.7.5 FinFET中的磁阻 164
7.8 低頻噪聲和波動 164
7.8.1 噪聲模型 164
7.8.2 FD-SOI MOSFET
中的噪聲 168
7.8.3 有爭議的閃爍噪聲的
起源 169
7.9 SOI FinFET的溝道分離 171
7.10 三維多溝道晶體管的表征 172
參考文獻 173
第8章 靜電摻雜及相關器件 177
8.1 概念 177
8.2 通過功函數調整的靜電摻雜 178
8.2.1 基礎 178
8.2.2 電荷-等離子體器件 179
8.3 可編程肖特基接觸 180
8.4 虛擬FD-SOI二極管 183
8.4.1 基本特征 183
8.4.2 詳細說明 185
8.4.3 Esaki二極管 186
8.4.4 改進結構 187
8.5 其他靜電摻雜FD-SOI器件 189
8.5.1 虛擬光電二極管 189
8.5.2 I-MOS：碰撞電離
MOSFET 189
8.5.3 靜電摻雜LDMOS 190
8.5.4 柵控二極管串聯NMOS 192
8.5.5 電子-空穴雙層器件 193
參考文獻 194
第9章 能帶調控器件 197
9.1 穩態特性 197
9.2 建模 199
9.2.1 物理模型 199
9.2.2 緊湊模型 201
9.2.3 優化趨勢 205
9.3 Z2-FET無電容存儲器 206
9.3.1 存儲操作 206
9.3.2 詳細機制 207
9.3.3 性能 208
9.4 其他應用 210
9.4.1 快速邏輯開關 210
9.4.2 靜電泄漏保護 211
9.4.3 光電探測 213
9.4.4 生物傳感器 214
9.5 Z3-FET及其他改進結構 215
9.5.1 雙接地平面Z2-FET 215
9.5.2 部分摻雜Z2-FET 216
9.5.3 場效應二極管 216
9.5.4 基於FinFET的
反饋晶體管 217
9.5.5 Z3-FET 217
參考文獻 219
第10章 新興器件 222
10.1 浮體存儲器（1T-DRAM） 222
10.1.1 通用內存機制 222
10.1.2 Z-RAM 223
10.1.3 產業原型 224
10.1.4 特殊結構 225
10.1.5 MSDRAM 226
10.1.6 A2RAM 227
10.1.7 統一存儲器 230
10.2 隧穿場效應晶體管（TFET） 232
10.2.1 點隧穿 232
10.2.2 線性隧穿 234
10.2.3 純硼TFET 235
10.2.4 雙極增強型隧穿場效應
晶體管 235
10.3 可替代的快速開關器件 236
10.3.1 具有電阻式開關柵極
或源極的晶體管 236
10.3.2 鐵電晶體管 237
10.3.3 納米機電晶體管 238
10.3.4 超晶格晶體管 240
10.3.5 幾何電流放大器 240
10.4 四柵晶體管 242
10.4.1 電流-電壓特性 242
10.4.2 模型 244
10.4.3 應用 246
10.5 無結場效應晶體管 249
10.5.1 特性 250
10.5.2 尺寸縮小 251
10.6 納米線和量子器件 251
10.7 BIMOS和尖峰神經元 254
參考文獻 255
FD-SOI謎題 262