集成電路設計與集成系統--數字集成電路測試及可測性設計

張曉旭，大連東軟信息學院教師。曾任職於松下電器軟件開發（大連）有限公司，擔任半導體開發部門工程師，主要負責集成電路設計、驗證、測試等工作。2016年9月至今，任職於大連東軟信息學院，擔任集成電路設計與集成系統專業教師。參與省級縱向項目2項，市級縱向項目1項。參與橫向項目10項。參與發明專利1項，實用新型專利1項。指導學生參與專業競賽，多次獲得省三以上獎勵，獲全國大學生集成電路創新創業大賽一等獎。

第1章 緒論 001
1.1 電路測試的意義 001
1.2 電路測試的分類及基本方法 005
1.2.1 電路測試分類 005
1.2.2 電路測試基本方法 007
1.3 自動測試設備 009
習題 010

第2章 數字集成電路測試基礎 011
2.1 缺陷、錯誤和故障 011
2.1.1 缺陷、錯誤 011
2.1.2 故障 012
2.1.3 常用故障模型 013
2.1.4 單固定故障 014
2.2 單固定故障精簡 018
2.2.1 故障等效 018
2.2.2 故障支配 020
2.2.3 小故障集精簡 021
2.2.4 測試向量生成舉例 023
2.3 多固定故障 024
2.4 故障淹沒 024
習題 025

第3章 測試向量生成 027
3.1 自動測試向量生成 027
3.1.1 布爾差分法 028
3.1.2 路徑敏化法 030
3.2 隨機測試向量生成 036
3.2.1 純隨機測試向量生成 036
3.2.2 偽隨機測試向量生成 037
3.3 模擬 042
3.3.1 驗證、模擬與仿真 042
3.3.2 邏輯模擬 044
3.3.3 故障模擬 045
3.4 實例 050
3.4.1 自動測試向量生成EDA工具 050
3.4.2 自動測試向量生成實例 052
3.4.3 邏輯模擬與故障模擬實例 068
3.4.4 偽隨機測試向量生成電路實例 073
3.4.5 TetraMAX工具腳本 075
習題 075

第4章 可測性設計與掃描測試 078
4.1 可測性設計分析 078
4.1.1 可測性分析 078
4.1.2 電路測試問題 079
4.2 掃描測試設計 083
4.3 全掃描設計 088
4.3.1 掃描路徑測試 088
4.3.2 掃描測試計算 089
4.3.3 掃描測試舉例 091
4.4 基於EDA工具的掃描設計 092
4.5 實例 094
4.5.1 掃描鏈插入EDA工具 094
4.5.2 掃描鏈插入實例 095
4.5.3 DFT Compiler工具腳本 101
習題 102

第5章 邊界掃描測試 104
5.1 邊界掃描基礎 104
5.2 邊界掃描結構 105
5.2.1 測試訪問端口 108
5.2.2 數據寄存器 109
5.2.3 指令寄存器 112
5.2.4 指令 113
5.2.5 TAP控制器及操作 116
5.2.6 邊界掃描鏈結構 122
5.3 邊界掃描描述語言 123
5.4 實例 132
5.4.1 TAP控制器的硬件描述 132
5.4.2 累加器的邊界掃描描述 135
習題 138

第6章 內建自測試 139
6.1 內建自測試概念 139
6.1.1 內建自測試類型 142
6.1.2 內建自測試向量生成 143
6.2 響應數據分析 143
6.2.1 數“1”法 144
6.2.2 跳變計數法 144
6.2.3 奇偶校驗法 144
6.2.4 簽名分析法 145
6.3 內建自測試結構 149
6.3.1 按時鐘測試BIST系統 149
6.3.2 按掃描測試BIST系統 150
6.3.3 循環BIST系統 150
6.3.4 內建邏輯塊觀察器 150
6.3.5 隨機測試塊 152
6.4 實例 153
6.4.1 內建自測試電路設計 153
6.4.2 多輸入簽名分析電路設計 157
習題 158

第7章 存儲器測試 161
7.1 存儲器結構 161
7.2 存儲器故障模型 163
7.3 存儲器測試算法 165
7.3.1 MSCAN測試算法 166
7.3.2 GALPAT測試算法 166
7.3.3 其他測試算法 167
7.4 存儲器測試方法 173
7.4.1 存儲器直接存取測試 173
7.4.2 存儲器內建自測試 173
7.4.3 宏測試 175
7.5 存儲器修覆 176
7.6 實例 176
習題 186

參考文獻 190