CPLD / FPGA 設計與應用基礎教程:從 Verilog HD L到 SystemVerilog

郭利文,鄧月明著

  • 出版商: 北京航空航天大學
  • 出版日期: 2019-08-01
  • 定價: $474
  • 售價: 8.5$403
  • 語言: 簡體中文
  • 頁數: 403
  • 裝訂: 平裝
  • ISBN: 7512429916
  • ISBN-13: 9787512429918
  • 相關分類: FPGAVerilog
  • 立即出貨 (庫存 < 3)

買這商品的人也買了...

相關主題

商品描述

《CPLD/FPGA設計與應用基礎教程:從Verilog HDL到SystemVerilog》
涵蓋了Verilog HDL和SystemVerilog設計、仿真及驗證所需的理論知識點,
同時涵蓋了時序約束等與CPLD/FPGA設計相關的重要知識點。
從Verilog HDL基礎語法出發,逐漸過渡到Sys-temVerilog。 《CPLD/FPGA設計與應用基礎教程:從Verilog HDL到SystemVerilog》
包含了Verilog HDL和SystemVerilog基礎語法及新進展,
所涉及的實例均在實際中應用過,
所涉及的各類CPLD/FPGA平台均為目前全球主流的CPLD/FPGA開發平台。

《CPLD/FPGA設計與應用基礎教程:從Verilog HDL到SystemVerilog》
既可作為高年級本科生或研究生的CPLD/FPGA教材,
又可作為從事CPLD/FPGA項目開發實踐的工程技術人員的參考書。

目錄大綱

第1章概述
1.1 CPLD/FPGA發展演變
1.2乘積項結構的基本原理
1.3查找表結構的基本原理
1.4 Virtex UltraScale+系列FPGA簡介
1.5 CPLD/FPGA設計與驗證流程
1. 5.1系統級功能定義與模塊劃分
1.5.2寄存器傳輸級與門級描述
1.5.3系統綜合編譯
1. . 5.4佈局規劃與佈線
1.5.5仿真
1.5.6程序設計下載配置
1.5.7測試與驗證
1.6 CPLD/FPGA開發平台簡介
1.7硬件描述語言的介紹
1.8硬件語言與軟件語言的區別
本章小結
思考與練習

第2章Verilog HDL入門指南
2.1模塊
2.2模塊端口及聲明
2.3註釋
2.4數據流描述
2.4.1連續賦值語句
2. 4.2時延
2.5行為級描述
2.5.1 initial語句
2.5.2 always語句
2.5.3時序控制
2.6結構化描述
2.6.1門級建模及描述
2 . 6.2用戶定義原語(UDP)
2.6.3模塊例化
2.7混合描述
本章小結
思考與練習

第3章Verilog HDL語法要素
3.1標識符
3.2數值集合
3.2.1數字
3.2.2字符串
3.2.3參數
3.3數據類型
3.3.1線網類型
3.3.2變量類型
3.4數組
3.5內建門級原語
3.6操作數
3.6.1常數、參數、線網與變量
3.6 . 2位選擇及部分位選
3.6.3存儲單元
3.6.4功能調用
3.7操作符
3.7.1算術操作符
3.7.2關係操作符
3.7.3相等操作符
3.7.4邏輯操作符
3.7.5按位操作符
3.7.6縮減操作符
……
第4章Verilog HDL語法進階描述
第5章任務及函數
第6章SystemVerilog基礎語法
第7章有限狀態機設計
第8章同步數字電路與時序分析
第9章硬件線程與接口
第10章SystemVerilog仿真基礎
第11章斷言與功能覆蓋
參考文獻