Verilog HDL 算法與電路設計 -- 通信和電腦網絡典型案例

喬廬峰、陳慶華、晉軍、續欣、趙彤

Verilog HDL 算法與電路設計 -- 通信和電腦網絡典型案例 預覽內頁
  • 出版商: 清華大學
  • 出版日期: 2021-05-01
  • 定價: $414
  • 售價: 8.5 折 $351
  • 語言: 簡體中文
  • 頁數: 253
  • 裝訂: 平裝
  • ISBN: 730256874X
  • ISBN-13: 9787302568742
  • 相關分類: Verilog

    • 立即出貨 (庫存 < 3)

  • Verilog HDL 算法與電路設計 -- 通信和電腦網絡典型案例-preview-1
  • Verilog HDL 算法與電路設計 -- 通信和電腦網絡典型案例-preview-2
  • Verilog HDL 算法與電路設計 -- 通信和電腦網絡典型案例-preview-3
Verilog HDL 算法與電路設計 -- 通信和電腦網絡典型案例-preview-1

買這商品的人也買了...

簡體書新到貨｜2書75折 (8/25--8/31) 詳見活動內容 »

相關主題

商品描述

本書精選了通信、電腦和網絡領域9類共20餘個典型電路，包括網絡接口、存儲管理、幀同步、CAM和TCAM、哈希散列查找、深度包檢測、漏桶算法、數據交換單元和SM4加解密電路，給出了每個電路的功能說明、算法原理和內部結構，以及完整的VerilogHDL設計代碼和模擬測試代碼。本書中的所有代碼都在FPGA開發環境上進行了實際驗證，可以直接應用於讀者的設計實踐中，具有良好的參考價值。 本書主要面向具有一定VerilogHDL語法基礎，著手進行大規模數字系統設計的電子技術、電腦、通信和網絡領域的高年級本科生、研究生和已經進入工作崗位的工程技術人員。

作者簡介

喬廬峰，博士，陸軍工程大學通信工程學院教授、碩士生導師。
近20年一直從事通信、網絡類數字系統架構和關鍵算法研究，以及核心電路設計工作，多項成果以FPGA和專用集成電路形式實現並得到實際應用，積累了豐富的理論和工程實踐經驗。
指導碩士研究生40餘名，在國內外期刊、會議發表論文50餘篇，被SCI、EI檢索20餘篇，出版教材10部，在電路技術方面申請發明專利十餘項，獲得省部級教學成果獎勵和科技進步獎勵6項。

目錄大綱

第1章簡單以太網網卡電路
1.1接收MAC控制器的設計
1.1.1 mac_r的MII接口
1.1.2 mac_r與後級電路的接口隊列
1.1.3 802.3 CRC-32校驗運算電路
1.1.4 mac_r電路設計
1.1.5 mac_r測試臺代碼設計
1.2發送MAC控制器設計
1.2.1 mac_t的MII接口
1.2.2 mac_t電路設計
1.3處理器接口電路設計
1.4 NIC頂層設計文件及模擬分析

第2章LRU算法與電路實現
2.1 LRU電路的功能
2.1.1 LRU在Cache管理中的應用
2.1.2 LRU電路在路由查找中的應用
2.2 LRU算法原理
2.3 LRU電路實現
2.3.1電路符號圖
2.3.2電路狀態圖
2.4 LRU電路的模擬驗證平臺設計
2.5 LRU電路模擬分析
2.5.1 LRU中的鍊錶建立操作模擬
2.5.2 LRU中的鍊錶更新操作

第3章典型幀同步電路
3.1 PDH E1幀同步電路
3.2 SDH幀同步電路

第4章CAM和TCAM電路的設計與應用
4.1基於CAM的以太網查找電路
4.2採用TCAM實現IP地址的最長前綴匹配

第5章基於鍊錶結構的哈希查找技術
5.1簡介
5.1. 1哈希散列算法的基本原理
5.1.2基於哈希鍊錶的衝突解決方法
5.1.3多桶哈希查找算法
5.1.4哈希函數的選擇方法
5.2基於鍊錶結構的哈希查找電路的實現與模擬分析
5.2.1基於鍊錶結構的哈希查找電路的功能
5.2.2基於鍊錶結構的哈希查找電路的實現
5.2.3模擬驗證平臺的設計
5.2.4基於鍊錶結構的哈希查找電路的模擬分析
5.3多桶哈希查找電路的設計與模擬分析
5.3.1雙桶哈希查找電路的設計
5.3.2雙桶哈希查找電路的模擬分析

第6章深度包檢測算法與電路實現
6.1應用背景
6.1. 1深度包檢測
6.1.2正則表達式
6.2基於硬件邏輯的DFA匹配引擎
6.2.1電路實現
6.2.2電路模擬驗證平臺設計
6.3面向存儲的DFA匹配引擎
6.3.1電路實現
6.3.2電路模擬驗證平臺設計

第7章漏桶算法與電路實現
7.1漏桶算法在網絡設備中的應用
7.2漏桶算法的電路實現

第8章典型數據交換單元的原理與設計
8.1 crossbar的原理與設計
8.1.1 crossbar的工作原理
8.1.2 8×8 crossbar的電路實現
8.2共享緩存交換單元算法原理與電路實現
8.2.1共享存儲交換單元的工作原理
8.2.2共享緩存交換結構及工作流程
8.2.3 switch_core中的自由指針隊列管理電路
8.2.4 switch_core電路的設計實現

第9章SM4加／解密算法原理與電路實現
9.1加／解密算法
9.1.1加密運算
9.1.2解密運算
9.2代碼分析
9.2.1頂層模塊
9.2.2總控模塊
9.2.3 F函數代碼分析
9.2.4 Sbox代碼分析
9.2.5測試驗證

參考文獻

類似商品