密碼芯片設計與實踐

第1章 基本概念
1.1 信息安全基礎知識
1.1.1 信息安全的發展現狀
1.1.2 信息安全的發展歷史
1.1.3 信息安全的基本概念
1.2 密碼學基礎知識
1.2.1 密碼學的歷史與基本概念
1.2.2 密碼體制的分類
1.3 對稱加密算法
1.3.1 DES算法
1.3.2 AES算法
1.4 非對稱加密算法
1.4.1 RSA算法
1.4.2 ECC算法
1.5 密碼設備
1.6 密碼芯片
第2章 芯片設計基礎
2.1 芯片
2.2 密碼芯片的內部模塊結構
2.3 芯片設計原理
2.4 芯片設計之前端設計
2.5 芯片設計之後端設計
2.6 芯片設計之工藝文件
第3章 密碼芯片的檢測認證及量化評估
3.1 國內外密碼設備的檢測認證標準簡介
3.1.1 FIPS 140
3.1.2 國家密碼標準
3.1.3 通用評估準則
3.1.4 攻擊強度的分類
3.1.5 保護等級定性劃分
3.2 密碼芯片側信道安全性的量化評估方法
3.2.1 側信道攻擊概述
3.2.2 側信道攻擊的基本原理
3.2.3 安全性量化評估
第4章 對稱密碼芯片設計
4.1 算法結構與實現
4.1.1 密鑰生成算法
4.1.2 加/解密算法結構
4.1.3 加/解密算法核心
4.1.4 DES算法的輪函數及仿真實例
4.2 硬件設計
4.2.1 基於FPGA的DES/3DES加密系統
4.2.2 基於Nois Ⅱ的AES加/解密系統
4.2.3 2.56 Gbit/s對稱密碼芯片
4.3 AES加密芯片仿真與性能分析
4.3.1 采用流水線結構的AES加密芯片設計
4.3.2 AES加密芯片仿真與性能分析
第5章 非對稱密碼芯片設計
5.1 RSA加密及其硬件設計基礎
5.1.1 RSA密碼體制
5.1.2 模乘算法與模冪算法
5.1.3 FPGA設計流程
5.2 RSA加密芯片的數據通路設計
5.3 RSA加密芯片的控制器設計
5.3.1 RSA加密芯片數據處理流程
5.3.2 RSA加密芯片控制器的總體設計
第6章 國密算法芯片設計
6.1 國密算法介紹
6.1.1 對稱密碼算法
6.1.2 非對稱密碼算法
6.1.3 雜湊摘要密碼算法
6.2 國密算法芯片架構設計
6.3 總線系統與SoC集成
6.3.1 AMBA總線
6.3.2 國密加密模塊的加密原理
6.3.3 加密模塊加速引擎設計
6.3.4 加密模塊SoC集成
6.4 PUF模塊的設計與集成
6.4.1 PUF介紹
6.4.2 PUF模塊設計
6.4.3 PUF模塊集成
6.5 國密算法芯片的仿真驗證與性能分析
6.5.1 國密算法芯片的仿真驗證
6.5.2 國密算法芯片的性能分析
第7章 密碼芯片優化
7.1 密碼芯片優化概論
7.1.1 密碼芯片性能指標
7.1.2 密碼芯片多層次優化
7.2 密碼芯片結構優化
7.2.1 輪展開結構
7.2.2 流水線結構
7.3 密碼芯片性能分析
7.3.1 基本循環結構
7.3.2 外部流水線結構
7.3.3 內部流水線結構
7.3.4 混合流水線性能分析
第8章 密碼芯片的研究熱點及未來發展趨勢
8.1 密碼芯片的攻擊方式
8.1.1 基於側信道分析技術的攻擊方式
8.1.2 密碼芯片受到的機器學習攻擊
8.1.3 密碼芯片受到的深度學習攻擊
8.2 新型密碼芯片設計介紹
8.2.1 可重構密碼芯片設計
8.2.2 電流補償電路的密碼芯片設計
8.2.3 後量子時代的密碼芯片設計
8.2.4 密碼芯片在人工智能領域的應用設計
8.3 小結
實驗
實驗一 古典密碼算法實驗
實驗二 密碼芯片設計理論與方法實驗
實驗三 側信道分析智能卡實驗
實驗四 基於AES算法的改進FPGA加密芯片實現
實驗五 RSA算法工程實現
實驗六 實現基於MIPS架構的流水線處理器
實驗七 ARM架構流水線處理器的構建
實驗八 基於機器學習的差分功耗攻擊實驗
附錄A 縮略語和術語
參考文獻