SoC設計指南：基於Arm Cortex-M System-on-Chip Design with Arm(R) Cortex(R)-M Processors: Reference Book

本書針對SoC和FPGA設計詳細闡述了將Cortex-M處理器集成到SoC芯片中時需要掌握的關鍵技術，
包括總線協議、總線互連和外設設計等。
全書共11章，涉及的知識點有：Arm處理器、SoC組件（如存儲器、外設和調試組件等）、
總線協議規範（AMBA、AHB和APB）、總線系統、調試集成、低功耗設計、時鐘系統，以及軟件開發和高級設計注意事項。
本書以Arm Cortex-M系列處理器相關內核為基礎，重點闡述SoC設計方法及系統的構成、設計、集成、應用等。

推薦序
譯者序
序
前言
作者簡介
第1章Arm Cortex-M系列處理器簡介
1.1 Cortex-M系統設計
1.1.1 輕鬆開始Cortex-M系統設計
1.1.2 基於FPGA的Cortex處理器系統
1.1.3 Arm處理器架構更易建構安全系統
1.2 Arm處理器的分類
1.3 Cortex-M取得的開發資源
1.3.1 透過Arm公司FlexibleAccess業務及DesignStart專案取得IP授權
1.3.2 評估版DesignStart Verilog程式碼不可讀版本
1.3.3 專業版DesignStart Verilog RTL程式碼可設定版本
1.3.4 FPGA版DesignStartFPGA開發包版本
1.3.5 文件
第2章基於Cortex-M處理器的系統設計
2.1 概述
2.2 記憶體
2.2.1 記憶體概述
2.2.2 基於FPGA開發工具設計Cortex-M處理器的記憶體
2.2.3 ASIC設計中的記憶體
2.2.4 記憶體位元組順序
2.3 週邊裝置的定義
2.4 記憶體對映的定義
2.5 匯流排和記憶體系統設計
2.6 TCM整合
2.7 高速緩存整合
2.8 處理器的設定檔選項
2.9 中斷訊號及相關事項
2.10 事件介面
2.11 時脈產生
2.12 重設產生
2.13 SysTick定時器2.14 時
脈整合
2.15 電源管理功能
2.16 頂層接腳分配及接腳多路復用
2.17 其他訊號
2.18 簽署
頂層接駁AHB、APB
3.1 AMBA
3.1.1 AMBA簡介
3.1.2 AMBA歷史
3.1.3 各種版本的AMBA規範
3.2 AHB概述
3.2.1 AHB版本
3.2.2 AHB訊號
3.2.3 AHB基本操作
3.2.4 最小AHB系統
3.2 .5 多總線主機的處理
3.3 AHB詳述
3.3.1 位址區間訊號
3.3.2 資料區間訊號
3.3.3 遺留仲裁器握手訊號
3.4 獨佔存取操作
3.4.1 獨佔存取簡介
3.4.2 AHB5獨佔存取支援
3.4. 3 Cortex-M3/M4/M7處理器獨佔存取訊號到AHB的映射
3.5 AHB5 TrustZone支援
3.6 APB概述
3.6.1 APB系統
3.6.2APB訊號和連接
3.6.3APBv2中的附加訊號
3.6.4 APB上的資料
3.6.5 不同版本APB組件的組合使用
第4章搭建Cortex-M處理器的簡單匯流排系統
4.1 總線設計基礎
4.2 搭建簡單的Cortex-M0系統
4.3 搭建簡單的Cortex-M0+系統
4.4 搭建簡單的Cortex- M1系統
4.5 搭建簡單的Cortex-M3/Cortex M4系統
4.6 處理多個匯流排主機
4.7 獨佔存取支援
4.8 位址重映射
4.9 基於AHB的記憶體連線與TCM
4.10 嵌入式快閃記憶體的處理
4.10.1 IP要求4.10.2
快閃記憶體編程
4.10.3 處理器的無程式啟動
第5章Cortex-M處理器系統的調試集成
5.1 調試與追蹤功能概述
5.2 CoreSight調試架構
5.2.1 Arm CoreSight簡介
5.2.2 調試連接協議
5.2.3 調試連接概念—調試存取埠
5.2.4 調試介面結構
5.2.5 追蹤連接
5.2.6 時間 戳記
5.2.7 調試組件發現機制
5.2.8 調試認證
5.2.9 調試電源請求
5.2.10 調試復歸請求
5.2.11 交叉觸發接口
5.3 調試集成
5.3.1 JTAG/SWD連接
5.3.2 跟踪端口連接
5.3.3 調試和跟踪系統的時脈
5.3.4 多點SWD
5.3 .5 調試認證
5.4 其他調試相關主題
5.4.1 其他訊號連接
5.4.2 菊花鍊式JTAG連接
第6章低功耗支援
6.1 Cortex-M處理器低功耗特性
6.2 低功耗設計基礎
6.3 Cortex-M處理器低功耗介面
6.3.1 睡眠狀態和GATEHCLK輸出
6.3.2 Cortex-M23/M33/M35P處理器的Q通道低功耗介面
6.3.3 睡眠維持介面
6.3.4 喚醒中斷控制器
6.3.5 SRPG對軟體的影響
6.3.6 軟體低功耗方法
6.4 體現低功耗設計的Cortex處理器特性
6.4.1 高程式碼密度
6.4.2 短管線模式
6.4.3 取指最佳化模式
6.5 系統級設計注意事項
6.5. 1 低功耗設計
6.5.2 時脈源
6.5.3 低功耗記憶體
6.5.4 快取
記憶體6.5.5 低功耗類比單元
6.5.6 時脈門控設計
6.5.7 處理器完全掉電情況下的睡眠模式
第7章總線基礎組件設計
7.1 簡單AMBA匯流排系統設計概述
7.2 典型AHB從機設計規則
7.3 典型AHB基礎組件
7.3.1 AHB解碼器
7.3.2 預設從機
7.3.3 AHB從機多路復用器
7.3 .4 附AHB介面的ROM與RAM
7.3.5 AHB to APB匯流排橋
7.4 從Cortex-M3/Cortex-M4 AHB Lite橋接到AHB
第8章簡單週邊設計
8.1 週邊系統設計
8.2 設計簡單的APB週邊
8.2.1 通用輸入輸出介面
8.2.2 APB定時器
8.2.3 UART
8.3 ID暫存器
8.4 週邊設計的其他注意事項
8.4.1 系統控制功能的安全性
8.4.2 處理器暫停
8.4.3 64位元資料處理
第9章核心系統整合
9.1 建構簡單的微控制器系統
9.2 設計劃分
9.3 模擬環境的內容
9.4