Cadence Concept-HDL & Allegro 原理圖與電路板設計, 2/e

周潤景,李茂泉

  • 出版商: 電子工業
  • 出版日期: 2021-06-01
  • 定價: $768
  • 售價: 8.5$653
  • 語言: 簡體中文
  • 頁數: 460
  • 裝訂: 平裝
  • ISBN: 7121412039
  • ISBN-13: 9787121412035
  • 已絕版

買這商品的人也買了...

商品描述

本書以Cadence SPB 17.4 PCB開發軟件為平臺,以具體電路為範例,詳盡講解基於Concept-HDL到Allegro電路板設計的全過程,包括項目管理、元器件原理圖符號及元器件封裝創建、原理圖設計(Concept-HDL)、設計約束、PCB佈局與布線的規則、CAM文件輸出等電路板設計的全過程,對PCB板級設計有全面的參考和學習價值。

作者簡介

周潤景教授,中國電子學會高級會員,IEEE/EMBS會員,國家自然科學基金項目"高速數字系統的信號與電源完整性聯合設計與優化”等多項***、省部級科研項目負責人,主要從事模式識別與智能係統、控制工程的研究與教學工作,具有豐富的教學與科研經驗。

目錄大綱

第1章概述
1.1功能特點
1.2設計流程
1.3 Cadence Allegro SPB新功能介紹
1.4進入HDL設計界面
1.5 Allegro PCB Editor入門

第2章項目相關設置

第3章進入設計和打包
3.1放置元件
3.2連接電路圖
3.3打包(Packaging)簡介
3.4添加電容器
3.5創建附加頁
3.6其他指令的使用
3.7運行規則檢驗(Rules Checker)
3.8交叉標註(Cross Reference)
3.9打印原理圖

第4章層次圖和組的設計
4.1創建層次圖
4.2查看DAAMP設計
4.3團隊設計(Team Design)
4.4 DATA設計的創建
4. 5 ROOT設計的創建
4.6層次圖的打包
4.7交叉標註和層次圖繪製
4.8元件清單報告(Bill of Materials)
4.9運行電子規則檢測
4.10創建網表報告
4.11多樣性設計(Variant)

第5章設計規則的預設置
5.1電氣規則設置
5.2差分對(Differential Pairs)
5.3相對傳輸延遲
5.4網絡類(Net Classes)
5.5附加元件屬性

第6章規則驅動佈局
6.1加載網表
6.2元件的佈局
6.3信號走線
6.4重命名參考標識符
6.5回注(Back Annotation)
6.6項目存檔(Archiving a Project)

第7章工程變更
7.1複製原有項目
7.2修改原理圖
7.3重新打包原理圖
7.4同步設計
7.5編輯PCB佈線
7.6使用PCB的約束管理器

第8章設計重用
8.1調用已創建的工程
8.2案例研究:概述
8.3案例分析:相對傳輸延遲規則
8.4案例分析:差分對規則
8.5案例分析:約束範圍

第9章PCB基礎及用戶界面
9.1 PCB基礎知識
9.1.1 PCB的材料
9.1.2 PCB的結構
9.1.3 PCB的製造流程
9.1.4 Cadence在PCB設計中的作用及優勢
9.1.5 PCB設計和電磁兼容
9.1.6 PCB設計常用術語
9.2 Allegro PCB編輯器嚮導
9.3 PCB編輯器用戶界面的操作
9.4用腳本文件控制可視及顏色
9.5著色和使用查找過濾器
9.6顯示元件指令的查找過濾器

第10章焊盤製作
10.1基本概念
10.2創建Flash Symbol
10.3創建焊盤過孔
10.4貼片焊盤的製作

第11章元件封裝的製作
11.1封裝符號基本類型
11.2利用嚮導製作DIP16的封裝
11.3手工製作DIP14的封裝
11.4手工製作SOIC16的封裝
11.5邊緣連接器(Edge Connector)的製作
11.6分立元件(DISCRETE)封裝的製作
11.6.1貼片的分立元件封裝的製作
11 .6.2直插的分立元件封裝的製作
11.6.3自定義焊盤封裝製作

第12章電路板的建立
12.1建立電路板機械符號
12.2創建主設計文件(.brd)
12.3從Design Entry HDL進入PCB Editor
12.4從Design Entry CIS進入PCB Editor
12.5從第三方導入網絡表

第13章設定設計約束
13.1物理規則設置
13.2間距規則設置
13. 3設置組間規則
13.4設置屬性
13.5設置約束管理器
13.6在指定線路上佈線
13.7設置擴展設計規則
13.8擴展設計規則的自動佈線

第14章元件佈局
14.1佈局規劃
14.2分配元件序號
14.3手工擺放元件
14.4快速擺放並複制電路

第15章高級佈局
15.1顯示飛線
15.2交換
15.3基於ALT_SYMBOL屬性的高級佈線
15.4按原理圖頁手動佈局
15.5對DE CIS原理圖手動佈局
15.6使用PCB Router自動佈局

第16章敷銅
16.1基本概念
16.2敷銅區域
16.3分割平面
16.4用添加多邊形的方法分割平面
16.5分割複雜平面(Complex Planes)
16.6添加負平面Shape並進行負平面孤銅檢查

第17章佈線及優化
17.1佈線的基本原則
17.2定義柵格
17.3添加和刪除連接線與過孔
17.4自動佈線的準備工作
17.5運行PCB Router
17.6檢查未連接的引腳
17.7改善佈線連接
17.8替換佈線並使用Cut選項修改線路
17.9優化佈線( Gloss)
17.10添加和刪除淚滴
17.11移除動態焊盤
17.12自定義平滑佈線
17.13交互式佈線
17.14為線路更改顏色
17.15查看分離電壓引腳
17.16控制並編輯佈線長度
17.17高速網絡佈線

第18章後處理
18.1重命名元件序號
18.2文字面調整
18.3回注(Backannotation)

第19章加工PCB前的準備工作
19.1創建絲印層
19.2建立報告
19.3建立Artwork文件
19.4瀏覽Gerber文件和加載Artwork文件
19.5創建鑽孔圖
19.6建立鑽孔文件
19.7輸出底片文件
19.8建立結構圖和裝配圖
19.9建立NCDRILL文件
19.10在CAM350中檢查Gerber文件
19.10.1 CAM350用戶界面介紹
19.10.2 CAM350的快捷鍵及D碼
19.10.3 CAM350中Gerber文件的導入

第20章差分對
20.1設置差分對(Differential Pair)
20.2差分對佈線

第21章添加測試點
21.1準備測試
21.2修改測試點

第22章Allegro其他高級功能
22.1設置過孔的焊盤
22.2更新元件封裝符號
22.3 Net和Xnet
22.4使用技術文件
22 .5設計重用
22.6 DFA檢查
22.7修改env文件
22.8數據庫寫保護

附錄A參考原理圖