SoC設計與應用：架構、低功耗與FPGA實現
商品描述
作者簡介
目錄大綱
第1章 SoC架構概述 1
1.1 SoC介紹 2
1.1.1 SoC的定義 2
1.1.2 SoC的發展歷史 3
1.2 SoC的重要性 4
1.2.1 SoC在電子行業中的應用 4
1.2.2 SoC的優勢 6
1.3 SoC的基本組成 7
1.4 SoC的發展趨勢 8
1.4.1 集成度的提升 8
1.4.2 功耗的優化 9
1.4.3 人工智能的嵌入 11
1.4.4 其他發展趨勢 12
第2章 SoC的基本組成 15
2.1 中央處理單元 16
2.2 存儲器子系統 16
2.2.1 內部緩存 16
2.2.2 內存控制器 17
2.2.3 RAM 18
2.2.4 外存 18
2.2.5 閃存 19
2.3 外設接口 20
2.3.1 通用串行總線接口 20
2.3.2 SPI接口 21
2.3.3 I2C接口 21
2.3.4 UART接口 22
2.4 總線結構 23
2.4.1 AMBA總線 23
2.4.2 AXI總線 24
2.4.3 OCP總線 25
2.5 中斷控制和調試模塊 25
第3章 SoC設計的相關工具 27
3.1 IDE工具 28
3.1.1 Synopsys Design Compiler 28
3.1.2 Cadence Genus 28
3.1.3 Xilinx Vivado 29
3.2 布局布線工具 30
3.2.1 Cadence Innovus 30
3.2.2 Synopsys IC Compiler 31
3.3 時序分析工具 32
3.3.1 Synopsys PrimeTime 33
3.3.2 Cadence Tempus 33
3.4 功能仿真工具 34
3.4.1 ModelSim 34
3.4.2 Synopsys VCS 35
3.5 高層次綜合工具 36
3.6 下載並安裝Xilinx Vivado 37
3.6.1 Xilinx Vivado的優點和功能 37
3.6.2 下載並安裝Xilinx Vivado 38
第4章 處理器架構設計 45
4.1 處理器選擇 46
4.1.1 處理器核心類型選擇 46
4.1.2 處理器數量選擇 47
4.2 處理器性能分析 48
4.2.1 時鐘頻率 48
4.2.2 性能等級 49
4.3 處理器指令集架構 49
4.3.1 處理器指令集架構基礎 50
4.3.2 在處理器上運行簡單的匯編程序 50
4.3.3 處理器指令集架構設計 51
4.3.4 比較不同指令集架構的性能 54
4.4 處理器緩存設計 58
4.4.1 配置和優化L1緩存 58
4.4.2 添加和調整L2緩存 61
4.4.3 使用L3緩存 64
4.5 基於RISC-V的CPU SoC設計與實現系統 67
4.5.1 項目介紹 67
4.5.2 單周期CPU 68
4.5.3 流水線CPU 82
第5章 內存架構設計 91
5.1 內存類型選擇 92
5.2 存儲層次結構設計 104
5.3 基於FIR濾波器的數據處理與驗證系統 113
第6章 互連架構設計 131
6.1 總線架構的選擇 132
6.2 數據通路設計 134
6.3 外設接口配置 141
6.4 SoC芯片互連網絡設計 155
6.5 基於AHB-Lite SoC的USB全速批量傳輸系統 160
第7章 SoC電源管理設計 171
7.1 電源分配 172
7.2 電源域和電壓域設計 177
7.3 芯片溫度管理 188
7.4 動態電壓和頻率調整 192
7.5 電源管理單元 196
7.6 電源監控和反饋 204
第8章 SoC時鐘管理設計 213
8.1 時鐘源選擇 214
8.2 時鐘分頻和分配網絡設計 215
8.3 時序約束 222
8.4 基於Altera DE1-SoC FPGA的時鐘系統 231
第9章 SoC低功耗設計 259
9.1 低功耗設計概述 260
9.2 SoC低功耗設計方法 263
9.3 低功耗橋接器系統 282
第10章 基於FPGA的賽車遊戲 287
10.1 背景介紹 288
10.2 項目介紹 288
10.3 準備工作 289
10.4 圖像ROM模塊 290
10.5 PS/2控制器接口 293
10.6 遊戲引擎 300
10.7 VGA處理 309
10.8 FPGA頂層設計 311
10.9 編譯運行 311
