FPGA/CPLD 數位電路設計入門與實務應用-使用 QuartusⅡ, 5/e

莊慧仁

  • 出版商: 全華圖書
  • 出版日期: 2015-04-06
  • 定價: $450
  • 售價: 9.0$405
  • 語言: 繁體中文
  • 頁數: 440
  • ISBN: 9572197681
  • ISBN-13: 9789572197684
  • 相關分類: FPGA

立即出貨 (庫存 < 4)

買這商品的人也買了...

商品描述

<內容介紹>

本書是一本簡單、易懂的數位電路設計及應用。書中軟體是以Quartus II 5.1版做為開發平台並運用到數位電路設計。將理論數位電路與現今的FPGA/CPLD,透過電腦輔助設計工具相結合,使讀者可以應用各種編輯技術設計晶片外,更讓讀者了解如何將FPGA/CPLD應用在電子遊戲領域之晶片上。本書共有七章:包括Quartus II 軟體安裝及設計簡介、算術邏輯電路設計、組合邏輯電路設計、計數器及除頻器設計、綜合練習設計、綜合應用專題以及具有Audio音效乒乓球遊戲實作等介紹。適用於大學、科大電子、電機、資工系「數位電路設計」、「數位系統設計」課程使用。

<章節目錄>
第1章 QuartusII軟體安裝及設計流程簡介

1.1 QuartusII軟體安裝 1-1

1.2 QuartusII軟體介紹 1-11

1.3 QuartusII軟體基本功能介紹 1-13

1.3.1 電路圖編輯(Schematic Editor) 1-13

1.3.2 文字編輯(Text Editor) 1-14

1.3.3 專案編譯(Compiler) 1-15

1.3.4 波形編輯(Waveform Editor) 1-15

1.3.5 波形模擬(Waveform Simulator) 1-16

1.3.6 接腳編輯(Pin Assignment Editor) 1-16

1.3.7 燒錄(Programmer) 1-17

1.3.8 專案內次模組(Sub-Module)之個別編譯 1-17

1.4 硬體描述語言(HDL)介紹 1-20

1.4.1 程式架構 1-20

1.4.2 運算操作與層次化設計的使用 1-25

第2章 算術邏輯電路設計

2.1 半加器(Half Adder) 2-1

2.1.1 電路圖編輯半加器 2-2

2.1.2 AHDL編輯半加器 2-10

2.1.3 VHDL編輯半加器 2-12

2.1.4 模擬半加器 2-16

2.2 全加器(Full Adder) 2-21

2.2.1 電路圖編輯全加器 2-21

2.2.2 AHDL編輯全加器 2-24

2.2.3 VHDL編輯全加器 2-26

2.2.4 模擬全加器 2-27

2.3 四位元加法器(4 Bits Adder) 2-29

2.3.1 電路圖編輯四位元加法器 2-30

2.3.2 AHDL編輯四位元加法器 2-34

2.3.3 VHDL編輯四位元加法器 2-36

2.3.4 模擬四位元加法器 2-38

2.4 四位元乘法器 2-39

2.4.1 電路圖編輯四位元乘法器 2-41

2.4.2 AHDL編輯四位元乘法器 2-45

2.4.3 使用MegaWizard建立四位元乘法器 2-47

2.4.4 VHDL編輯四位元乘法器 2-53

2.4.5 模擬四位元乘法器 2-55

第3章 組合邏輯電路設計

3.1 4對1多工器(4 to 1 Multiplexer) 3-1

3.1.1 使用MegaWizard建立4對1多工器 3-2

3.1.2 電路圖編輯4對1多工器 3-7

3.1.3 AHDL編輯4對1多工器 3-9

3.1.4 VHDL編輯4對1多工器 3-11

3.1.5 模擬4對1多工器 3-13

3.2 1對4解多工器(1 to 4 Demultiplexer) 3-15

3.2.1 電路圖編輯1對4解多工器 3-16

3.2.2 AHDL編輯1對4解多工器 3-19

3.2.3 VHDL編輯1對4解多工器 3-21

3.2.4 模擬1對4解多工器 3-22

3.3 七段顯示器構造 3-24

3.3.1 AHDL編輯七段顯示解碼器 3-26

3.3.2 VHDL編輯七段顯示解碼器 3-29

3.3.3 模擬七段顯示解碼器 3-31

第4章 計數器及除頻器設計

4.1 10模計數器設計 4-1

4.1.1 AHDL編輯10模計數器 4-2

4.1.2 VHDL編輯10模計數器 4-4

4.1.3 模擬10模計數器 4-9

4.2 60模計數器設計 4-11

4.2.1 AHDL編輯60模計數器 4-11

4.2.2 VHDL編輯60模計數器 4-14

4.2.3 模擬60模計數器 4-20

4.3 24模計數器設計 4-22

4.3.1 AHDL編輯24模計數器 4-22

4.3.2 VHDL編輯24模計數器 4-25

4.3.3 模擬24模計數器 4-31

4.4 除頻器設計 4-32

4.4.1 AHDL編輯除100之除頻器 4-33

4.4.2 VHDL編輯除100之除頻器 4-35

4.4.3 模擬除100之除頻器 4-37

4.5 除10M之除頻器設計 4-39

4.5.1 AHDL編輯除10M之除頻器 4-39

4.5.2 VHDL編輯除10M之除頻器 4-41

4.6 10模計數顯示電路設計 4-43

4.6.1 除10M之除頻器設計 4-45

4.6.2 除100之除頻器設計 4-47

4.6.3 10模計數器設計 4-49

4.6.4 顯示電路器設計 4-51

4.6.5 七段顯示解碼器 4-53

4.6.6 電路圖編輯10模計數顯示電路 4-55

4.6.7 元件腳位指定 4-59

4.6.8 燒錄程式至Cyclone FPGA實驗器平台 4-60

4.7 60模計數顯示電路設計 4-62

4.7.1 除10M之除頻器設計 4-63

4.7.2 除100之除頻器設計 4-63

4.7.3 60模計數器設計 4-64

4.7.4 顯示電路器設計 4-66

4.7.5 七段顯示解碼器 4-66

4.7.6 電路圖編輯60模計數顯示電路 4-67

4.7.7 元件腳位指定 4-71

4.7.8 燒錄程式至Cyclone FPGA實驗器平台 4-71

4.8 24模計數顯示電路設計 4-72

4.8.1 除10M之除頻器設計 4-73

4.8.2 除100之除頻器設計 4-73

4.8.3 24模計數器設計 4-73

4.8.4 顯示電路器設計 4-76

4.8.5 七段顯示解碼器 4-76

4.8.6 電路圖編輯24模計數顯示電路 4-77

4.8.7 元件腳位指定 4-81

4.8.8 燒錄程式至Cyclone FPGA實驗器平台 4-81

 

第5章 綜合練習設計

5.1 兩位數之電子鐘設計 5-1

5.1.1 除10M之除頻器設計 5-2

5.1.2 60模計數器設計 5-4

5.1.3 24模計數器設計 5-5

5.1.4 4對1多工器 5-7

5.1.5 6對2多工器 5-9

5.1.6 消除開關機械彈跳器 5-11

5.1.7 七段顯示解碼器 5-13

5.1.8 電路圖編輯電子鐘 5-15

5.2 霹靂燈/跑馬燈 5-18

5.2.1 除2.5M之除頻器設計 5-19

5.2.2 除2之除頻器設計 5-21

5.2.3 4對1多工器(頻率選擇器) 5-22

5.2.4 2對1多工器 5-24

5.2.5 跑馬燈模組器 5-26

5.2.6 霹靂燈模組器 5-29

5.2.7 電路圖編輯霹靂燈/跑馬燈 5-32

5.2.8 元件腳位指定 5-34

5.2.9 燒錄程式至Altera UP1教學實驗板 5-38

第6章 綜合應用專題篇

6.1 可調整時間之電子鐘電路設計 6-2

6.1.1 除10M之除頻器設計 6-4

6.1.2 60模計數器設計 6-5

6.1.3 24模計數器設計 6-7

6.1.4 4對1多工器 6-9

6.1.5 6對1多工器 6-11

6.1.6 消除開關機械彈跳器 6-13

6.1.7 七段顯示解碼器 6-14

6.1.8 除1K之除頻器設計 6-16

6.1.9 掃描電路設計 6-18

6.1.10 電路圖編輯電子鐘 6-20

6.1.11 元件腳位指定 6-23

6.1.12 燒錄程式至Cyclone FPGA實驗器平台 6-24

6.2 8乘8點矩陣廣告燈實作 6-26

6.2.1 除1K之除頻器設計 6-29

6.2.2 消除開關機械彈跳器 6-30

6.2.3 移位計數器與行掃描計數器設計 6-31

6.2.4 電路圖編8乘8點矩陣廣告燈 6-37

6.2.5 元件腳位指定 6-40

6.2.6 燒錄程式至器Cyclone FPGA實驗器平台 6-40

6.3 繼電器控制模組實作 6-41

6.3.1 繼電器驅動控制器設計 6-43

6.3.2 元件腳位指定 6-44

6.3.3 燒錄程式至器Cyclone FPGA實驗器平台 6-44

6.4 步進馬達控制實作 6-45

6.4.1 除1K之除頻器設計 6-47

6.4.2 消除開關機械彈跳器 6-49

6.4.3 步進馬達控制模組器 6-51

6.4.4 電路圖編輯步進馬達控制實作 6-55

6.4.5 元件腳位指定 6-57

6.4.6 燒錄程式至器Cyclone FPGA實驗器平台 6-57

6.5 字幕型LCD顯示模組實作 6-58

6.5.1 LCD功能說明 6-60

6.5.2 LCD模組之控制指令說明 6-62

6.5.3 LCD模組之初始化 6-65

6.5.4 LCD顯示模組實作 6-65

6.6 VGA顯示控制模組實作 6-77

6.6.1 視訊顯示原理 6-78

6.6.2 視訊更新 6-79

6.6.3 應用FPGA產生視訊信號 6-80

6.6.4 VGA顯示控制模組乒乓球遊戲設計 6-81

6.7 紅綠燈小綠人實作 6-95

6.7.1 除10M之除頻器設計 6-103

6.7.2 除1M之除頻器設計 6-104

6.7.3 除2M之除頻器設計 6-105

6.7.4 除1K之除頻器設計 6-106

6.7.5 除100之除頻器設計 6-107

6.7.6 t601綠燈倒數計數器設計 6-108

6.7.7 d201紅燈倒數計數器設計 6-109

6.7.8 使用MegaWizard建立2位元計數器 6-111

6.7.9 鍵盤行掃瞄編碼器 6-114

6.7.10 tcsel多工器 6-115

6.7.11 消除開關機械彈跳器 6-116

6.7.12 鍵盤解碼器 6-116

6.7.13 計數器開關切換器 6-118

6.7.14 使用MegaWizard建立Cyclone FPGA

內建記憶體模組器 6-119

6.7.15 LPM內建記憶體模組器 6-127

6.7.16 muxsel多工器 6-128

6.7.17 掃描電路設計 6-129

6.7.18 七段顯示解碼器 6-130

6.7.19 seled12多工器 6-131

6.7.20 移位計數器與行掃描計數器設計 6-133

6.7.21 tsel多工器 6-134

6.7.22 CHMSEL多工器 6-135

6.7.23 電路圖編輯紅綠燈小綠人電路 6-136

6.7.24 元件腳位指定 6-140

6.7.25 燒錄程式至Cyclone FPGA實驗器平台 6-142

第7章 具有Audio音效乒乓球遊戲實作

7.1 專案:具有Audio音效乒乓球遊戲設計 7-1

7.1.1 THS8134b之VGA水平垂直同步信號產生器 7-2

7.1.2 乒乓球遊戲設計 7-5

7.2 滑鼠PS/2介面控制模組實作 7-7

7.2.1 認識PS/2滑鼠 7-7

7.2.2 PS/2串列資料傳輸 7-8

7.2.3 PS/2滑鼠控制器設計 7-9

7.3 音樂盒模組實作 7-14

7.3.1 單一音色的產生 7-14

7.3.2 音樂盒設計 7-15

7.4 電路圖編具有Audio音效乒乓球遊戲 7-17

7.5 元件腳位指定 7-20

7.6 燒錄程式至Cyclone FPGA實驗器平台 7-21

附錄A 華亨數位實驗器Cyclone FPGA擴充卡之Video

DAC元件介紹

A.1 元件特色 A-1

A.2 元件功能描述 A-3

A.3 如何生成同步及遮沒信號 A-5

A.4 THS8134b之類比信號輸出 A-6

附錄B