ESD: Circuits and Devices (Hardcover)
暫譯: 靜電放電：電路與元件（精裝版）

Steven H. Voldman

ESD: Circuits and Devices (Hardcover)

買這商品的人也買了...

相關主題

商品描述

Description

The scaling of semiconductor devices from sub-micron to nanometer dimensions is driving the need for understanding the design of electrostatic discharge (ESD) circuits, and the response of these integrated circuits (IC) to ESD phenomena.

ESD Circuits and Devices provides a clear insight into the layout and design of circuitry for protection against electrical overstress (EOS) and ESD.  With an emphasis on examples, this text:

  • explains ESD buffering, ballasting, current distribution, design segmentation, feedback, coupling, and de-coupling ESD design methods;
  • outlines the fundamental analytical models and experimental results for the ESD design of MOSFETs and diode semiconductor device elements, with a focus on CMOS, silicon on insulator (SOI), and Silicon Germanium (SiGe) technology;
  • focuses on the ESD design, optimization, integration and synthesis of these elements and concepts into ESD networks, as well as applying within the off-chip driver networks, and on-chip receivers; and
  • highlights state-of-the-art ESD input circuits, as well as ESD power clamps networks.

Continuing the author’s series of books on ESD, this book will be an invaluable reference for the professional semiconductor chip and system ESD engineer.  Semiconductor device and process development, quality, reliability and failure analysis engineers will also find it an essential tool.  In addition, both senior undergraduate and graduate students in microelectronics and IC design will find its numerous examples useful.

 

Table of contents

About the Author.

Preface.

Acknowledgments.

Chapter 1: Electrostatic Discharge.

1.1 Electricity and Electrostatics Discharge.

1.2 Fundamental Concepts of ESD Design.

1.3 Time Constants.

1.4 Capacitance, Resistance and Inductance and ESD.

1.5 Rules of Thumb and ESD.

1.6 Lumped versus Distributed Analysis and ESD.

1.7 ESD Metrics and Figures of Merit.

1.8 Twelve Steps to Building an ESD Strategy.

1.9 Summary and Closing Comments.

Problems.

References.

Chapter 2: Design Synthesis.

2.1 Synthesis and Architecture of a Semiconductor Chip for ESD Protection.

2.2 Electrical and Spatial Connectivity.

2.3 ESD, Latchup, and Noise.

2.4 Interface Circuits and ESD Elements.

2.5 ESD Power Clamps Networks.

2.6 ESD Rail-to-Rail Devices.

2.7 Guard Rings.

2.8 Pads, Floating Pads, and No Connect Pads.

2.9 Structures Under Bond Pads.

2.10 Summary and Closing Comments.

Problems.

References.

Chapter 3: Electrostatic Discharge (ESD) Design: MOSFET Design.

3.1 Basic ESD Design Concepts.

3.2 ESD MOSFET Design: Channel Width.

3.3 ESD MOSFET Design: Contact.

3.4 ESD MOSFET Design: Metal Distribution.

3.5 ESD MOSFET Design: Silicide Masking.

3.6 ESD MOSFET Design: Series Cascode Configurations.

3.7 ESD MOSFET Design: Multi-Finger Design Integration of Coupling and Ballasting Techniques.

3.8 ESD MOSFET Design: Enclosed Drain Design Practice.

3.9 ESD MOSFET Interconnect Ballasting Design.

3.10 ESD MOSFET Design: Source and Drain Segmentation.

3.11 Summary and Closing Comments.

Problems.

References.

Chapter 4: Electrostatic Discharge (ESD) Design: Diode Design.

4.1 ESD Diode Design: ESD Basic.

4.2 ESD Diode Design: Anode.

4.3 ESD Diode Design: Interconnect Wiring.

4.4 ESD Diode Design: Polysilicon-Bound Diode Designs.

4.5 ESD Diode Design: n-Well Diode Design.

4.6 ESD Diode Design: nþ/p Substrate Diode Design.

4.7 ESD Diode Design: Diode String.

4.8 ESD Diode Design: Triple-Well Diodes.

4.9 ESD Design: BiCMOS ESD Design.

4.10 Summary and Closing Comments.

Problems.

References.

Chapter 5: Silicon on Insulator (SOI) ESD Design.

5.1 SOI ESD Basic Concepts.

5.2 SOI ESD Design: MOSFET with Body Contact (T-Shaped Layout).

5.3 SOI ESD Design: SOI Lateral Diode Structure.

5.4 SOI ESD Design: Buried Resistors (BR) Elements.

5.5 SOI ESD Design: SOI Dynamic Threshold MOSFET (DTMOS).

5.6 SOI ESD Design: Dual-Gate (DG) MOSFETs.

5.7 SOI ESD Design: FinFET Structure.

5.8 SOI ESD Design: Structures in the Bulk Substrate.

5.9 SOI ESD Design: SOI-To-Bulk Contact Structures.

5.10 Summary and Closing Comments.

Problems.

References.

Chapter 6: Off-Chip Drivers (OCD) and ESD.

6.1 Off-Chip Drivers (OCD).

6.2 Off-Chip Drivers: Mixed-Voltage Interface.

6.3 Off-Chip Drivers Self-Bias Well OCD Networks.

6.4 Off-Chip Drivers: Programmable Impedance (PIMP) OCD Networks.

6.5 Off-Chip Drivers: Universal OCDs.

6.6 Off-Chip Drivers: Gate-Array OCD Design.

6.7 Off-Chip Drivers: Gate Modulated Networks.

6.8 Off-Chip Driver ESD Design: Integration of Coupling and Ballasting Techniques.

6.9 Off-Chip Driver ESD Design: Substrate-Modulated Resistor-Ballasted MOSFET.

6.10 Summary and Closing Comments.

Problems.

References.

Chapter 7: Receiver Circuits and ESD.

7.1 Receivers and ESD.

7.2 Receivers and ESD.

7.3 Receivers and Receiver Evolution.

7.4 Receiver Circuits with Pseudo-Zero VT Half-Pass Transmission Gates.

7.5 Receiver Circuits with Zero Transmission Gate.

7.6 Receiver Circuits with Bleed Transistors.

7.7 Receiver Circuits with Test Functions.

7.8 Receiver With Schmitt Trigger Feedback Networks.

7.9 Bipolar Transistor Receivers.

7.10 Summary and Closing Comments.

Problems.

References.

Chapter 8: SOI ESD Circuits and Design Integration.

8.1 SOI ESD Design Integration.

8.2 SOI ESD Design: Diode Design.

8.3 SOI ESD Diode Design: Mixed Voltage Interface (MVI) Environments.

8.4 SOI ESD Networks in SOI CPU with Aluminum (Al) Interconnects.

8.5 SOI ESD Design in Copper (Cu) Interconnects.

8.6 SOI ESD Design with Gate Circuitry.

8.7 SOI and Dynamic Threshold ESD Networks.

8.8 SOI Technology and Miscellaneous ESD Issues

8.9 Summary and Closing Comments.

Problems.

References.

Chapter 9: ESD Power Clamps.

9.1 ESD Power Clamp Design Practices.

9.2 ESD Power Clamps: Diode-Based.

9.3 ESD Power Clamps: MOSFET-Based.

9.4 ESD Power Clamps: Bipolar-Based.

9.5 ESD Power Clamps: Silicon Controlled Rectifier-Based.

9.6 Summary and Closing Comments.

Problems.

References.

Index.

商品描述(中文翻譯)

**描述**

半導體裝置從亞微米到納米尺寸的縮放驅動了對靜電放電（ESD）電路設計的理解需求，以及這些集成電路（IC）對ESD現象的反應。《ESD電路與裝置》提供了對於防止電氣過載（EOS）和ESD的電路佈局和設計的清晰見解。該書強調了範例，內容包括：

- 解釋ESD緩衝、穩壓、電流分配、設計分段、反饋、耦合和去耦ESD設計方法；
- 概述MOSFET和二極體半導體元件的ESD設計的基本分析模型和實驗結果，重點關注CMOS、絕緣體上的矽（SOI）和矽鍺（SiGe）技術；
- 專注於這些元件和概念的ESD設計、優化、整合和合成到ESD網絡中，以及在晶片外驅動器網絡和晶片內接收器中的應用；
- 突出最先進的ESD輸入電路以及ESD電源鉗網絡。

延續作者的ESD系列書籍，本書將成為專業半導體晶片和系統ESD工程師的寶貴參考資料。半導體裝置和工藝開發、質量、可靠性及故障分析工程師也會發現它是必不可少的工具。此外，微電子學和IC設計的高年級本科生及研究生也會發現其眾多範例非常有用。

**目錄**

關於作者。

前言。

致謝。

**第一章：靜電放電。**

1.1 電力與靜電放電。

1.2 ESD設計的基本概念。

1.3 時間常數。

1.4 電容、電阻和電感與ESD。

1.5 經驗法則與ESD。

1.6 集總分析與分佈分析及ESD。

1.7 ESD指標和性能指標。

1.8 建立ESD策略的十二步驟。

1.9 總結與結語。

問題。

參考文獻。

**第二章：設計合成。**

2.1 用於ESD保護的半導體晶片的合成與架構。

2.2 電氣和空間連接性。

2.3 ESD、鎖存和噪聲。

2.4 接口電路和ESD元件。

2.5 ESD電源鉗網絡。

2.6 ESD全範圍裝置。

2.7 保護環。

2.8 焊墊、浮動焊墊和不連接焊墊。

2.9 鋪設焊墊下的結構。

2.10 總結與結語。

問題。

參考文獻。

**第三章：靜電放電（ESD）設計：MOSFET設計。**

3.1 基本ESD設計概念。

3.2 ESD MOSFET設計：通道寬度。

3.3 ESD MOSFET設計：接觸。

3.4 ESD MOSFET設計：金屬分佈。

3.5 ESD MOSFET設計：矽化物掩模。

3.6 ESD MOSFET設計：串聯共源配置。

3.7 ESD MOSFET設計：多指設計整合耦合和穩壓技術。

3.8 ESD MOSFET設計：封閉排水設計實踐。

3.9 ESD MOSFET互連穩壓設計。

3.10 ESD MOSFET設計：源極和漏極分段。

3.11 總結與結語。

問題。

參考文獻。

**第四章：靜電放電（ESD）設計：二極體設計。**

4.1 ESD二極體設計：ESD基礎。

4.2 ESD二極體設計：陽極。

4.3 ESD二極體設計：互連布線。

4.4 ESD二極體設計：多晶矽綁定二極體設計。

4.5 ESD二極體設計：n-Well二極體設計。

4.6 ESD二極體設計：n/p基板二極體設計。

4.7 ESD二極體設計：二極體串。

4.8 ESD二極體設計：三重井二極體。

4.9 ESD設計：BiCMOS ESD設計。

4.10 總結與結語。

問題。

參考文獻。

**第五章：絕緣體上的矽（SOI）ESD設計。**

5.1 SOI ESD基本概念。

5.2 SOI ESD設計：帶體接觸的MOSFET（T型佈局）。

5.3 SOI ESD設計：SOI橫向二極體結構。

5.4 SOI ESD設計：埋藏電阻（BR）元件。

5.5 SOI ESD設計：SOI動態閾值MOSFET（DTMOS）。

5.6 SOI ESD設計：雙閘（DG）MOSFET。

5.7 SOI ESD設計：FinFET結構。

5.8 SOI ESD設計：基板中的結構。

5.9 SOI ESD設計：SOI到基板接觸結構。

5.10 總結與結語。

問題。

參考文獻。

**第六章：晶片外驅動器（OCD）與ESD。**

6.1 晶片外驅動器（OCD）。

6.2 晶片外驅動器：混合電壓接口。

6.3 晶片外驅動器自偏壓井OCD網絡。

6.4 晶片外驅動器：可編程阻抗（PIMP）OCD網絡。

6.5 晶片外驅動器：通用OCD。

6.6 晶片外驅動器：閘陣列OCD設計。

6.7 晶片外驅動器：閘調製網絡。

6.8 晶片外驅動器ESD設計：耦合和穩壓技術的整合。

6.9 晶片外驅動器ESD設計：基板調製的電阻穩壓MOSFET。

6.10 總結與結語。

問題。

參考文獻。

**第七章：接收器電路與ESD。**

7.1 接收器與ESD。

7.2 接收器與ESD。

7.3 接收器與接收器演變。

7.4 帶有偽零VT半通道傳輸閘的接收器電路。

7.5 帶有零傳輸閘的接收器電路。

7.6 帶有漏電晶體管的接收器電路。

7.7 帶有測試功能的接收器電路。

7.8 帶有施密特觸發反饋網絡的接收器。

7.9 雙極晶體管接收器。

7.10 總結與結語。

問題。

參考文獻。

**第八章：SOI ESD電路與設計整合。**

8.1 SOI ESD設計整合。

8.2 SOI ESD設計：二極體設計。

8.3 SOI ESD二極體設計：混合電壓接口（MVI）環境。

8.4 SOI CPU中的SOI ESD網絡與鋁（Al）互連。

8.5 銅（Cu）互連中的SOI ESD設計。

8.6 帶有閘電路的SOI ESD設計。

8.7 SOI和動態閾值ESD網絡。

8.8 SOI技術與其他ESD問題。

8.9 總結與結語。

問題。

參考文獻。

**第九章：ESD電源鉗。**

9.1 ESD電源鉗設計實踐。

9.2 ESD電源鉗：基於二極體的。

9.3 ESD電源鉗：基於MOSFET的。

9.4 ESD電源鉗：基於雙極的。

9.5 ESD電源鉗：基於矽控制整流器的。

9.6 總結與結語。

問題。

參考文獻。

索引。

類似商品