Digital Design with RTL Design, VHDL, and Verilog, 2/e (Hardcover)

Frank Vahid

Digital Design with RTL Design, VHDL, and Verilog, 2/e (Hardcover)
  • 出版商: Wiley
  • 出版日期: 2010-03-08
  • 售價: $8,360
  • 貴賓價: 9.5 折 $7,942
  • 語言: 英文
  • 頁數: 594
  • 裝訂: Hardcover
  • ISBN: 0470531088
  • ISBN-13: 9780470531082
  • 相關分類: Verilog

    • 海外代購書籍(需單獨結帳)

買這商品的人也買了...

商品描述

<內容簡介>

Extensive use of examples. Basic ones teach new concepts, and applications like pacemakers and cell phones demonstrate relevance. 
· HDL Neutral Synthesizable VHDL, Verilog, and SystemC coverage all appear in the last chapter, with subsections corresponding to earlier chapters, allowing early or late HDL introduction, without cluttering main concepts. 
· Appropriate emphasis on RTL. Topic coverage naturally leads to register-transfer-level (RTL) design, which is covered substantially. Comparisons between custom digital circuit and microprocessor implementations provide a modern perspective. 
· Modern coverage of optimization and tradeoffs. Tradeoffs are introduced alongside optimization, at all levels of abstraction (not just gate level), and cleanly distinguished from basic design. 
· Bottom-up description of field-programmable gate arrays (FPGAs). FPGA coverage shows precisely how circuits can be mapped to lookup tables and switch matrices using bitstreams. 

New to this edition
•New robust book companion site for students and instructors. 
•HDL supplements now available as print-on-demand or digital ebook.
<章節目錄>

CHAPTER 1 Introduction.
CHAPTER 2 Combinational Logic Design.
CHAPTER 3 Sequential Logic Design: Controllers.
CHAPTER 4 Datapath Components.
CHAPTER 5 Register-Transfer Level (RTL) Design.
CHAPTER 6 Optimizations and Tradeoffs.
CHAPTER 7 Physical Implementation on ICs.
CHAPTER 8 Programmable Processors.
CHAPTER 9 Hardware Description Languages.
APPENDIX A Boolean Algebras.
APPENDIX B Additional Topics in Binary Number Systems.
APPENDIX C Extended RTL Design Example.

 

商品描述(中文翻譯)

內容簡介：

本書廣泛使用例子，基礎例子教授新概念，而像心臟起搏器和手機等應用則展示了相關性。
· 在最後一章中，詳細介紹了HDL中立可綜合的VHDL、Verilog和SystemC，各小節對應前面的章節，可以在早期或晚期引入HDL，而不會混淆主要概念。
· 適當強調RTL。主題涵蓋自然地引導到註冊傳輸級（RTL）設計，並且有很大的涵蓋範圍。自定義數字電路和微處理器實現之間的比較提供了現代觀點。
· 現代優化和權衡的涵蓋範圍。權衡與優化同時引入，涵蓋了所有抽象層次（不僅僅是閘級），並與基本設計清晰區分。
· 自下而上描述可編程閘陣列（FPGA）。FPGA的涵蓋範圍清楚地展示了如何使用位流將電路映射到查找表和開關矩陣。
新版特點：
· 學生和教師的全新強大書籍伴侶網站。
· HDL補充現在可作為按需印刷或數字電子書提供。

章節目錄：
第1章 簡介。
第2章 組合邏輯設計。
第3章 順序邏輯設計：控制器。
第4章 數據通路組件。
第5章 註冊傳輸級（RTL）設計。
第6章 優化和權衡。
第7章 集成電路上的物理實現。
第8章 可編程處理器。
第9章 硬體描述語言。
附錄A 布爾代數。
附錄B 二進制數系統的其他主題。
附錄C 擴展的RTL設計示例。

類似商品