Starter's Guide to Verilog 2001
暫譯: Verilog 2001 入門指南

Michael D. Ciletti

Starter's Guide to Verilog 2001
  • 出版商: Prentice Hall
  • 出版日期: 2003-09-19
  • 售價: $4,330
  • 貴賓價: 9.5 折 $4,114
  • 語言: 英文
  • 頁數: 256
  • 裝訂: Paperback
  • ISBN: 0131415565
  • ISBN-13: 9780131415560
  • 相關分類: Verilog

    • 已絕版

買這商品的人也買了...

商品描述

 Description:

For undergraduate courses in Advanced Digital Logic and Advanced Digital Design in departments of electrical engineering, computer engineering, and computer science.

Introducing the Verilog HDL in a brief format, this text presents a selected set of the changes the popular hardware underwent in its first revision—emerging as IEEE Std 1364-2001 or Verilog-2001. It addresses the main features that support the design of combinational and sequential logic, and emphasizes synthesizable models, with a limited discussion of the theoretical framework for synthesis.

 

Table of Contents:

1. Introduction to Digital Design Methodology.


2. Basic Concepts: Primitives, Data Types, and Operators in Verilog.


3. Modeling Structure with Verilog.


4. Modeling Behavior with Verilog.


5. Modeling Finite-State Mechanics and Datapath Controllers with Verilog.


Appendices.

商品描述(中文翻譯)

描述：


本書適用於電機工程、計算機工程及計算機科學系的本科生進修課程，主題為進階數位邏輯與進階數位設計。


本書以簡明的格式介紹 Verilog HDL，呈現了這個流行硬體在其第一次修訂中所經歷的一系列變化——即 IEEE Std 1364-2001 或 Verilog-2001。它探討了支持組合邏輯和時序邏輯設計的主要特徵，並強調可合成模型，對合成的理論框架進行了有限的討論。




目錄：



1. 數位設計方法論介紹。


2. 基本概念：Verilog 中的原始元件、資料類型和運算子。


3. 使用 Verilog 建模結構。


4. 使用 Verilog 建模行為。


5. 使用 Verilog 建模有限狀態機和資料通路控制器。


附錄。


類似商品